多层分划板的制作方法

专利名称：多层分划板的制作方法
技术领域：
本申请涉及用于光刻的分划板和分划板的生产。具体地说，涉及用于原版的这种分划板和分划板的生产。
背景技术：
光刻包括在衬底上的感光光抗蚀剂涂层中复制图案，衬底通常为半导体衬底。根据分划板或掩模中的图案来照射涂层的不同区域。然后，照射区在进一步的处理过程中溶解在溶剂中；只剩下涂层的非照射区。集成电路通过使用不同的图案多次重复这种过程来加工。用这种方法，一般集成电路的加工过程可以增加到高达三十个不同的图案。随着电路复杂性的增加，还可能增加图案数。
一般已知图1中的分划板10。分划板是镀有铬的玻璃板。在某些区域去掉铬层，并在光刻过程中光通过分划板的这些区域。图案区14在分划板的中间并包括图像图案16(由去掉的铬层和剩下的铬层组成)，图像图案16要复制到晶片上的光抗蚀剂涂层中。在这个实例中，图案16以2×3的矩阵形式复制6次。分划板的尺寸和图案可以改变，因此，复制图案的次数将相应地改变。因为要照射一块晶片的整个表面，通常人们追求尽可能最大数量地复制图案，以减少晶片必须移动的次数。
图案区14包括围绕复制图案的测试框18。这个框由两水平刻划道(scribelane)20和两垂直刻划道22构成，两水平刻划道中，一个在图案区的上面，一个在图案区的下面，两垂直刻划道分别在图案区14的两边。每水平刻划道20由做测试构件的各种晶片组成临界尺寸(Critical Dimension CD)和覆盖测试构件(OCM盒)，厚度测试构件排列在它们之间。通常大约有30个这样的构件从图案区14的一侧延伸到另一侧。在层已经处理完并确认所做的事情都正确之后，检查这些测试结构在晶片上留下的图案。如果临界尺寸(CD)或对准(覆盖)有问题，去掉抗蚀剂层重做晶片，再重复一次。如果厚度构件太薄超出标准，在晶片上沉淀额外的膜层来重新覆盖该位置。如果厚度构件太厚超过标准，那么超出的部分被抛光或蚀刻掉。各个垂直刻划道22由电测试区组成。所以，可以测试所得蚀刻层的电性能。但是，如果整个测试构件在整个集成电路的下面，必须等到处理结束才能对这些测试区进行测试。
测试框18周围的铬区在水平方向延伸宽度至少为3.5mm，在垂直方向延伸宽度至少5mm，这些最小边缘被称为铬边界24。其目的是保证多余的光线不会通过铬中的其它间隙透过分划板，以污染和毁坏晶片。铬边界24的外面有可以自动识别分划板的条码26，和让人们容易识别的写入标识符28。最后，有两个定位标记30，以让分划板在使用时准确定位。在各种情况下，条码26、标识符28和标记30由被去掉的铬形成。
图1中示出的标准分划板包含复制数次的一个图案，作为原版，还已知在分划板上有适当间隔开的两个不同图像区域，用于为不同的客户生产不同的电路。甚至还知道在这些图像区域之内有用于不同电路的图像区，其在同一时间放在相同的晶片上。这些都是已知的多产晶片(MPW)。
1998年1月6日公布的Tew等申请的美国专利No.5,705,299公开了在其上具有几个不同图像区的分划板。当层图案大于分划板区时，这些图像区都用于将单层图案拼合在一起。
2002年4月9日公布的Imai的美国专利No.6,368,754公开了在其上具有两个不同成像区的分划板。两个图像区在相同层图案的不同区域再次使用。
图2表示涉及分划板组设计的一般流程框图。首先，顾客40确定他所需要的由硅做的具体电路。在设计室42设计电路，设计室对顾客来说不是内部的就是外部的。然后，设计的电路送到芯片完成部门44作为GDS设计数据。GDS数据包含每个电路元件的详细资料，包括每个元件的位置坐标。在芯片完成部门44，设计生产构成电路的每层所需的分划板。一般这些电路在5到30层之间。这些分划板限定的信息作为MEBES、分划板写入数据传输到掩模加工车间46，在掩模加工车间46各种分划板设计图案在分划板玻璃上蚀刻成铬。最后，分划板在加工厂48使用以根据设计图在半导体晶片上生产集成电路。
在接下来的生产操作开始之前，需要测试生产的集成电路。如果电路设计有问题，通常需要重新设计并更换一块或多块分划板。最坏的情况是需要更换整个分划板组。一般，任何一组分划板50％原版操作至少在一方面有问题。如果要生产全新的30一组的分划板，一般需要花费大约US$350,000。因此，生产一套原始的分划板非常昂贵，如果不是所有这些分划板有问题，要到工作的设计图用完后才重新设计并重新生产各种分划板。
1988年7月19日公布的申请人为Nikkel的美国专利No.4,758,863公开了一种使用一系列不同掩模图案的分划板，所有分划板都用于相同的光刻过程。不同的掩模图案彼此相对旋转，正好有两个不同图案时旋转180°，有四个不同图案时旋转90°。分划板按层的顺序从一个图像图案旋转到下一个图像图案，直到所有图案都用完。
1990年1月8日公布的夏普公司的日本专利申请公开No.02/2,556公开了具有许多连续并排排列的不同图像图案的梯级分划板。遮住其它的图案时连续曝光单个图案。
1992年10月27日公布的Fujitsu公司的日本专利申请公开No.04/404,453公开了具有四个不同图像图案的梯级分划板，每两个不同半导体器件的两个并列排列。遮盖其它的图案时曝光单个图案。

发明内容
根据本发明的一方面，提供了一种用于生产集成电路的分划板。该分划板在其上具有不同等级的不同图像图案。在生产相同的集成电路时，该不同的图像图案用于形成不同层图案。
根据本发明的第二方面，提供了一种用于生产集成电路的包括多个不同图像图案的分划板。在生产相同的集成电路时，不同图像图案是用于形成不同层的图案，并且在不同的时间使用。在生产相同集成电路时，分划板没有第二图像图案用于在分划板上的第一图像图案和在分划板上的第三图像图案之间。
根据本发明的另一方面，提供了一种用于生产集成电路的分划板组，该组包括多块分划板，每块分划板如上述所限定。
根据本发明的再一方面，提供了一种用于生产集成电路的分划板组，该组包括多块分划板。多块分划板中的单块分划板包括基其上的多个不同图像图案。在生产相同的集成电路时，多块分划板的不同图像图案是用于形成不同层的图案，并且在不同的时间使用。多块分划板的不同图像图案在生产集成电路时以预定顺序使用。在所述预定的顺序中，在所述多块分划板中的第一块上的第一图像图案是在所述多块分划板中的第二块上的第二图像图案之前使用，第二图案在所述多块分划板中的第一块上的第三图像图案之前使用。
根据本发明的另一方面，提供了一种生产分划板的方法，该分划板用于使用多个不同图像图案按预定顺序生产集成电路。该方法包括刻划具有不同等级的不同图像图案。不同图像图案用于在生产相同集成电路时形成不同层的图案。
根据本发明的另一方面，提供一种生产分划板的方法，该分划板用于使用多个不同图像图案按预定顺序生产集成电路，该方法包括刻划具有多个不同图像图案的分划板。刻划图像图案，以致在生产相同的集成电路时，不同的图像图案用于形成不同层的图案，并且在不同的时间使用。刻划图像图案，以使分划板没有图像图案用于按预定顺序、在生产相同集成电路时的第一图像图案和第二图像图案之间。
根据本发明的另一方面，提供了一种用于生产集成电路的生产分划板组的方法，所述组包括多块分划板。该方法包括刻划所述多块分划板。所述多块分划板中的单块分划板包括在其上的多个不同图像图案。多块分划板的不同图像图案用于在生产相同集成电路时在形成的不同层中形成不同层图案。至少一块分划板包括不同等级的图像图案。
根据本发明的另一方面，提供一种用于生产集成电路的分划板组的生产方法，在组包括多块分划板，该方法包括刻划多块分划板。刻划图像图案，以使多块分划板中的单块分划板包括在其上的多个不同图像图案。刻划图像图案，以使多块分划板中的不同图像图案是在生产相同集成电路时用于形成不同层的图案，并且在不同的时间使用。刻划图像图案，以使多块分划板中的不同图像图案是在生产集成电路时按预定顺序使用。刻划图像图案，以使在所述预定的顺序中，在所述多块分划板中的第一块上的第一图像图案是在所述多块分划板中的第二块上的第二图像图案之前使用，该第二图案在所述多块分划板中的第一块上的第三图像图案之前使用。
根据本发明的另一方面，提供了一种用于确定分划板配方(recipe)的方法，该配方用于生产分划板组，其中所述分划板组的单块分划板包括在其上的多个不同图像图案，分划板组用于使用多个不同图像图案生产集成电路。该方法包括决定哪些图像图案将被包括在分划板组的相同分划板上的。如果做出这个决定，不同等级的图像图案允许被包括在相同的分划板中。
根据本发明的另一方面，提供了一种用于确定分划板配方的方法，该配方用于生产分划板组，其中所述分划板组的单块分划板包括在其上的多个不同图像图案，分划板组用于使用多个不同图像图案按预定顺序生产集成电路。该方法包括决定哪些图像图案将被包括在分划板组的相同分划板上。如果做出这个决定，第一和第三图像图案允许被设置在相同分划板上，同时按所述的预定顺序在第一和第三图像图案之间的第二图像图案不被设置在相同的分划板上。
根据本发明的另一方面，提供了一种用于确定分划板配方的方法，该配方用于生产分划板组，其中所述分划板组的单块分划板包括在其上的多个不同图像图案，分划板组用于使用多个不同图像图案按预定顺序生产集成电路。该方法包括决定哪些图像图案被设置在分划板组的相同分划板上，同时不允许线和空间图像层图案作为接触图像层图案在分划板组的相同分划板上。
根据本发明的另一方面，提供了根据上述两种用于确定分划板配方的方法的任一种的可操作软件。例如，该软件可以存储在合适的媒介中，诸如CD-ROM或软盘或经互联网下载。
根据本发明的另一方面，提供了一种使用多块分划板制造集成电路的方法，其中多块分划板中的单块分划板包括在其上的多个不同图像图案。该方法包括将集成电路的第一层图案成像在衬底的一区域上，在第一层图案成像后，将集成电路的第二层图案成像在衬底的该区域上，在第二层图案成像后，将集成电路的第三层图案成像在衬底的该区域上。使用在多块分划板的第一块上的第一图像图案成像第一层图案。使用在多块分划板的第二块上的第二图像图案成像第二层图案。使用在多块分划板的第一块上的第三图像图案成像第三层图案。
根据本发明的另一方面，提供了一种用于生产集成电路的分划板，该分划板在其上至少具有第一和第二不同图像图案，在生产相同集成电路时，用于形成不同层的图案并在不同的时间使用。
根据本发明的另一方面，提供了一种集成电路产品的生产方法。该方法包括提供一集成电路，该集成电路使用上述各方面之一的多块分划板或一个划板组，或使用上述各方面之一生产的分划板组作为原版集成电路；基于用于生产原版集成电路的分划板，制作另一组分划板；使用另一组的分划板生产集成电路，另一组的分划板每个分划板在生产集成电路产品时仅用一次。
本发明的另一方面，包括使用上述的一种或多种方法生产的分划板，使用上述的一种或多种方法生产的分划板组，使用上述的一种或多种方法生产的集成电路。
因此，至少本发明一方面的分划板包括两种或两种以上图像图案，用于集成电路的不同层，每一个通常在分开的图像区中。这些图像图案在相同集成电路的生产中使用。这些图像图案按预定顺序使用。以预定次序，在分划板上的至少两个图像图案之间，使用在不同分划板上的图像图案。通过在相同分划板上设置多个图像图案，需要生产更少的分划板，并且可以更便宜地制造原版电路。类似地，在具有有限的电路操作的情况下可以使用减少的分划板组。如果任一或所有分划板层需要更换，替换组也较便宜。


本发明参考附图通过非限定性实例进一步描述，其中图1示出通常已知的分划板；图2是表示分划板设计中顺序和数据流程框图；图3示出根据本发明实施例的分划板；图4是图3中区域A的放大图；图5是图4中第一区域的放大图；和图6是图4中第二区域的放大图。
具体实施例方式
图3示出了根据本发明实施例的分划板。这个实施例与图1所示的现有技术有许多相同的技术特征，明显的区别在于示出的6个图案都不同，它们用于相同电路的不同层。
在图3中，分划板100是镀有铬层102的玻璃板。条形码104用于自动识别，同时写入标识符106用于人工识别。定位标记108使分划板在使用期间准确定位。
分划板有6个截然不同的图像区110-120，每个图像区包含用于不同层的图像图案，并且它们在不同时间使用。在这个实例中，图像区110包含线层1图案，图像区112包含线层2图案，图像区114包含线层4图案，图像区116包含线层3图案，图像区118包含线层5图案并且图像区120包含线层7图案(参见后面表1的分划板1)。在每个图像区之间，有足够的空间用于铬边界要求。尽管在其它实施例中如果需要，图像区可以彼此相对旋转，但在这个实施例中，图像区朝向相同的方向。
图4中更详细地示出包围图像区120的区域A。虽然每个图像图案和测试框的具体细节不同，但是，每个图像区图案的一般结构是相同的。
图4更详细地示出图3中的区域A。图像区120由具有两个水平刻划道132a、132b和两个垂直刻划道134a、134b(尽管在这个实施例中右手边的垂直刻划道134b是空的)的测试框的光刻图案130构成。这样，用于每个图案的相应测试构件分别围绕每个图案，而不是图1所示的一组测试结构围绕全部6个图案。
图5更详细地示出下部水平刻划道132b。在现有技术中两水平刻划道132a、132b含有相同数量的测试构件。但是，本发明的构件为围砌结构，沿分划板的表面垂直延伸，而不是水平排列。因此，尽管现有技术中的重叠和临界尺寸构件具有在它们之间水平排列的厚度盒，在这个实例中，重叠和临界尺寸构件(OCM盒)142a、142b位于厚度构件144上面，沿垂直方向在分划板表面上。在分划板的厚度构件上水平延伸的两组重叠(overlay)和临界尺寸构件142a、142b在水平方向彼此稍稍分离。虽然重叠和临界尺寸构件142a、142b以及厚度构件144以两个单排延伸，但如果需要，在每个单刻划道中可以多于一排。
图5中的刻划道是下部水平刻划道132b，上面的水平刻划道132a是下面的刻划道沿水平轴反射的镜像。因此，在上面的刻划道132a中，两重叠和临界尺寸构件在厚度构件下面。在上部水平刻划道和下部水平刻划道之间的两厚度构件在放到晶片上时构成单排测试构件。
一般说来，水平刻划道最小长度为16mm，深度为100μm(微米)。在本实施例中，刻划道是6mm长，厚度为200μm(微米)。因为垂直深度相对较小，因此，在表面上重叠几层也没有关系。厚度盒构件的长度为5.5mm，在刻划道的一条线上的两OCM结构的组合长度为5mm，所以，几乎是完全交迭。但是，OCM盒142a、142b尽可能靠近图像区角落的位置，由此悬垂于厚度盒构件的端部。两OCM盒142a、142b之间的间隙大于0.5mm。水平刻划道的正常最小长度为5或6mm左右，因为这是一般厚度盒的最小长度。但是，如果测试构件的构成盒允许，它可以更短。如果图像图案130本身没有水平刻划道的最小宽度宽，那么，图案可以在相同的图像区120内复制，因为在现有技术中，在同种其它图像区中的图像图案可以具有围绕每组复制图案的单个测试框。
图6示出左手边的垂直刻划道134a的示意图。现有技术中，这个刻划道由许多电测试区组成。还有，在分划板的水平方向，因为可获得的测试构件的刻划道长度比现有技术的短，电测试构件150向外层叠。尽管在这个实施例中所有的电测试区在这个左手边的垂直刻划道134a中，这些结构能够与右手边的垂直刻划道134b共享或全部在右手边的垂直刻划道134b内。
本发明中的刻划道与现有技术排列不同且定位不同。但是，在现有技术中已经存在刻划道的不同定位和不同长度，因此，本发明的刻划道除了具体的测试的程序，不需要调整任何机构而易于测试。本发明的刻划道不局限于所示出的垂直和水平刻划道。例如，它们可以交换位置或者是不同的形式。
基于曝光工具和围绕每个区域必要的边界，通过将工程测试构件的尺寸加到芯片(并且相应地比例缩放，在曝光期间有尺寸收缩)计算每个图像区的尺寸来确定一块分划板上可能的图像区数目，并将它与最大可获得的分划板区比较，以防扰乱图案。
图3中的分划板包含用于6个不同层的图案，所有图案用在相同的电路中。理想的情况是在单个分划板上的所有图案连续地使用，所以，对于30层的工艺，恰好有5个分划板，在分划板1上有第一个6道工序(6processes)，在分划板2上有第二个6道工序等。不幸地，由于各种原因不可能总是这样，其中有这样的情况，根据那些可以设置在相同的分划板上的图案，有必要成为一组层形成分划板配方。
表1是表示6块分划板一组的配方，在它们之间有29个不同的图像图案(在分划板2上的图像1用两次)。
分划板条形码1 0041M11A

分划板 条形码20041M12A

分划板 条形码3 0041M13A

分划板 条形码40041M14A

分划板条形码5 0014M15A

分划板条形码6 0041M16A

表1表1包括各种内容“条形码”表示分划板的标识符。分划板命名符合加工工具标准以允许透明晶片处理。
“图像”表示在分划板上相关图像的定位。在这个实施例中，图像1在右上方，图像2在左上方，图像3在右中，图像4在左中，图像5在右下方，图像6在左下方。在连续的图像和排之间是规定的位置次序。
“层”识别待形成的层的类型。
“在前等级(Prev grade)”表示通常用于各层的分划板等级。分划板通常可以划分为A级(最低等级)到G级(最高等级)。“在前的等级”实际上表示层的等级。“在前等级”实际上指层的等级。
“新等级”表示要用于层的分划板等级，相同等级用于任一整个分划板，等级必须适于所有分划板上的图像层。
“CD目标(4×)”表示分划板特征的临界尺寸，在这个实施例中，光刻时在抗蚀剂中实现4×的目标临界尺寸。
“使用顺序”表示在使用分划板组制作集成电路的整个过程中使用不同图像层的顺序。因此，例如，在分划板1完成之前，分划板2是用于第6个工序。此外，即使在一块分划板之内，图像层不必按它们使用(见分划板1和分划板2)的顺序出现。另外确定决定图像层设置位置的程序。
表1中的这些分划板使用180nm技术。基于下述的优选规则来阐述它们。检查设置在一块分划板的层的兼容性，让掩模加工车间透明(transparent)加工分划板。
规则1线和空间不能与接触层混合。
每个图案通常可以分成或者提供线和空间或者提供接触。这些不能在相同的分划板上混合，因为对于不同类型的加工，分划板制作工艺不同。因此，在表1中分划板1、2、3和5的所有图像层定义为线和空间层，同时在分划板4和6上所有图像层定义为接触层。
规测2不要降低层的等级，总是要将层放在同级或更高级的分划板上。
不同的层要求不同的分划板等级，就含义而言是目标(分划板上的实际尺寸如何接近设计尺寸)、均匀性(在板上的CD变化，一般取样大于20点)、重合(如何给图案定中心，在分划板上对准掩模)和缺陷(在分划板上有多少缺陷，这些缺陷的尺寸如何)。当放在更高等级的分划板上，图像层图案仍然可以工作，如果放在比正常要求更低等级的分划板上，就不能工作，或不能很好地工作。各个分划板本身通常仅为一个等级。
规则3分划板类型不能混合。相移调制(PSM)分划板不能与二进制分划板混合。
表1中的分划板4仅有两图像层，因为它们在整个工艺中单独是PSM，同时，所有其它区域要求二进制层。
此外，还有各种其它优先选择规则(如果需要它们可以要求)。
规则4试图在相同分划板上有最初几层。
掩模加工车间对最初的一块或二块分划板的交货时间通常非常紧。相继的分划板交货日期通常跟不上，因为一般加工晶片比掩模加工车间做分划板要花更长的时间。实际上，如果最初的一块或两块分划板准时到达，通常对分划板组没有分划板交货的问题。将“最初几”层设置在一块分划板，这样让掩模加工车间仅集中在准时完成一块分划板。
从表1中可以看出分划板2有在分划板1上的线层7之前使用的线层6。但是，线层7要求的分划板等级是G级，而线层6仅要求E级。因为分划板1无论如何必须是F级(由于线层1的存在)，生产G级分划板1和E级分划板2更有经济优势(分划板2具有线层6和分划板1具有线层7)，优于生产F级的分划板1和G级分划板2(分划板1具有线层6和分划板2具有线层7)。
规则5尽量与临界尺寸目标匹配。
从掩模加工的观点来看，如果它们必须将任一分划板写入包含许多不同CD尺寸，它们还必须兼顾较小CD的精度，以得到更大规格的CD。
规则6尽量使较高等级的分划板有较小的图像区。
如果较高等级分划板在它们上面有较小的图像区(通常的含义是较少的图像)，它们可以分为“小区域尺寸的分划板”，并且掩模加工车间可以降低分划板成本。在表1中的分划板组中，分划板4是一个好例子，因为它仅有两个图像区在上面，它被分为小区域尺寸分划板。
规则7尽量朝分划板中心设置最关键(较高等级)层。
如果分划板包含不同等级的层，不太关键的、较低等级层与比较关键的高等级层共存，以减少使用分划板的数目，则较高等级层较接近分划板中心为好。这是因为掩模写入工具在分划板中心附近写得更精确。如果所有层是相同的等级，那么，通常有些分划板必须比其它分划板更远离中心。
表1中的分划板组有6块分划板，其中3块有6层，1块有5层，1块有4层，1块有2层。使用本发明，会经常导致至少具有3块分划板的分划板组在其上具有不同图像层数或图案。
分划板配方可以根据发明使用在标准桌面电脑运行的软件来确定。在优选规则缺少、存在并且单个选择或者存在并必须的情况下，结合上述规则编写软件。
有时上述情况下的规则具体涉及180nm技术，但它们不局限于此。许多规则仍应用于较小和较大的技术，尽管对于诸如2μm(微米)较大的技术，不用PSM，因此规则3变为多余。在特定情况下，其它的规则也许变得多余，同时还可以加入新的规则。本发明几乎对所有尺寸的技术都有用，无论2μm(微米)还是180nm，甚至更小的技术。同样，它可用于各种波长的电磁辐射光刻。
本发明的多层分划板可以使用现有的系统设计、制造和利用。就顾客对电路的要求而言，根本不用改变，也不用做电路设计。只要在芯片完成后增加额外的步骤，因为它现在需要确定分划板配方，用于分布图像层和操作获取GDS数据。制造晶片所需的所有的工程构件必须包括在每块分划板的每个图像区内。掩模加工车间以相同的方式工作，根据输入的数据生产，尽管掩模包含6个不同的图案，但反对一个图案复制6次。最后，除了曝光工具必须能在处理的不同阶段选择不同的一个图像区之外，加工厂以相同的方式运行。而且，在任一步骤曝光任一晶片的较小区域，所以，它花的时间大约是生产完整的集成电路晶片的4倍。这是因为晶片的每个区域电路数更少(由于在每个区域之间增加间隔)。但是，制造原版晶片的实际处理时间或限制集成电路的运行通常不是关键的。
以这种方式，既使允许在分划板配方有额外的确定工作，处理完整的分划板组可以比原先花费要更少。例如，成本也许是现有技术制作方法全套成本的四分之一或更少。
一旦分划板组经过测试并通过，本发明特别适于光刻正常全套的30块分划板或相同的设计生产(但每块分划板有一个复制图案)。因为需要大量生产操作，多层分划板太慢。但是，多层分划板可以非常容易地用于限制生产操作。产品不是在任何情况下都劣低于由复制图案分划板组生产的产品，况且还可以完整和容易地测试。
还有多层分划板组本身的改进，它们也促进了商业方法的改进。无论设计是否经过检验，希望为它们编辑分划板组的当事人根据它们自己的情况，可以选择正常全分划板组或多层分划板组。甚至作决定只要在定货单的选项框中打勾。
虽然本发明用具有2、4和6个图像图案的分划板来实施，本发明也可以用其它数、例如3或5或多于6种图案来实现。
在本说明书中，出现了水平、垂直、上部和下部等术语。基于附图的朝向很容易理解这些术语，除了从上下文理解，并不是局限于此。因此，发明的其他实施例容易具有图中所示旋转90度的不同特征(或其它角度，如果合理)。通常朝向不重要。
显而易见，本领域的技术人员不脱离本发明说明书和权利要求的精神，可以对本发明作出各种变型。
权利要求
1.一种用于生产集成电路的分划板，在其上具有不同等级的不同图像图案，在生产相同的集成电路时，用于形成不同层的图案。
2.一种用于生产集成电路的分划板，包括多个不同图像图案，其中，在生产相同的集成电路时，所述不同图像图案是用于形成不同层的图案，并且在不同的时间使用；和在生产相同的集成电路时，所述分划板在分划板上的第一图像图案和在分划板上的第三图像图案之间没有使用第二图像图案。
3.如权利要求2所述的分划板，其中多个不同图像图案包括不同等级的图像图案。
4.如权利要求1或3所述的分划板，其中较高等级图像图案至少和较低等级的图像一样接近分划板的中心。
5.如权利要求4所述的分划板，其中较高等级的图像图案比较低等级图像图案更接近分划板的中心。
6.如前述权利要求任一项所述的分划板，其中分划板包括多个所述不同图像图案中的每一个。
7.如前述权利要求任一项所述的分划板，还包括至少一用于每个不同图像图案的刻划道，该刻划道包括沿刻划道长度方向的厚度盒构件。
8.如权利要求7所述的分划板，其中至少一临界尺寸构件在分划道的长度方向与厚度盒构件重叠。
9.如权利要求7或8的分划板，其中至少一覆盖构件沿分划道的长度方向与厚度盒构件重叠。
10.如前述权利要求任一项所述的分划板，其中不同图像图案在生产电路时具有使用顺序；分划板包括在相邻图像区和排之间的图像区排列顺序；和在相邻图像区内不同图像图案的顺序不同于图像图案彼此的使用顺序。
11.如前述权利要求任一项所述的分划板，其中所述分划板是一个等级。
12.一种用于生产集成电路的分划板，在其上至少具有第一和第二不同图像图案，用于形成不同层的图案并在生产相同集成电路时在不同的时间使用。
13.一种用于生产集成电路的分划板组，所述组包括多块分划板，其中一块或多块由前述权利要求中的任一项限定。
14.如权利要求13所述的分划板，其中多块分划板的不同图像图案在生产所述集成电路时按预定顺序使用；和在所述预定的顺序中，在所述多块分划板中的第一块上的第一图像图案是在所述多块分划板中的第二块上的第二图像图案之前使用，第二图案在所述多块分划板中的第一块上的第三图像图案之前使用。
15.一种用于生产集成电路的分划板组，所述组包括多块分划板；其中所述多块分划板的单块分划板在其上包括多个不同图像图案；多块分划板的不同图像图案用于形成不同层的图案，并在生产相同集成电路时在不同的时间使用；多块分划板的不同图像图案在生产所述集成电路时按预定顺序使用；和所述预定的顺序中，在所述多块分划板中的第一块上的第一图像图案是在所述多块分划板中的第二块上的第二图像图案之前使用，该第二图案在所述多块分划板中的第一块上的第三图像图案之前使用。
16.如权利要求13-15中任一项所述的分划板组，其中所述组的不同分划板具有不同数量的图像图案。
17.如权利要求16所述的分划板，包括至少三块具有不同数量图像图案的分划板。
18.一种生产分划板的方法，所述分划板用于按预定顺序使用多个不同图像图案生产集成电路，该方法包括刻划所述具有不同等级的不同图像图案的分划板，这样在生产相同集成电路时，不同图像用于形成不同层的图案。
19.一种生产分划板的方法，所述分划板用于按预定顺序使用多块不同图像图案生产集成电路，该方法包括刻划所述具有多个不同图像图案的分划板，这样在生产相同的集成电路时，所述不同图像图案是用于形成不同层的图案，并且在不同的时间使用；和在生产相同的集成电路时、在第一图像图案和第二图像图案之间所述分划板没有图像图案按预定顺序使用。
20.如权利要求18或19的方法，生产如权利要求1-12中的任一项所述的分划板。
21.一种根据权利要求18-20中任一项的方法生产的分划板。
22.一种生产用于生产集成电路的分划板组的方法，所述组包括多块分划板，该方法包括刻划所述多块分划板，这样所述多块分划板的单块分划板包括在其上的多个不同图像图案；多块分划板的不同图像图案用于在生产相同的集成电路时，形成不同层的图案；和至少一块分划板包括在其上的不同等级的图像图案。
23.一种生产用于生产集成电路的分划板组的方法，所述组包括多块分划板，该方法包括刻划所述多块分划板，这样所述多块分划板中的单块分划板包括多个不同图像图案；多块分划板的不同图像图案是用于形成不同层图案，并且是在生产相同集成电路时在不同的时间使用；多块分划板的不同图像图案在生产所述集成电路时按预定顺序使用；和所述预定的顺序中，在所述多块分划板中的第一块上的第一图像图案是在所述多块分划板中的第二块上的第二图像图案之前使用，该第二图案在所述多块分划板中的第一块上的第三图像图案之前使用。
24.如权利要求22-23所述的方法，生产如权利要求13-17中任一项所述的分划板。
25.一种根据权利要求22-24中任一项方法生产的分划板组。
26.一种用于确定分划板配方的方法，该配方用于生产分划板组，其中所述分划板组中的单块分划板包括在其上的多个不同图像图案，分划板组用于使用多个不同图像图案生产集成电路，该方法包括决定哪些图像图案要被包括在分划板组的相同分划板上，以使不同等级的图像图案包括在相同的分划板上。
27.一种用于确定分划板配方的方法，该配方用于生产分划板组，其中所述分划板组的单块分划板包括在其上的多个不同图像图案，分划板组用于使用多个不同图像图案按预定顺序生产集成电路，该方法包括决定哪些图像图案要被包括在分划板组的相同分划板上，以允许第一和第三图像图案设置在相同分划板，同时，按所述预定顺序是在第一和第三图像图案之间的第二图像图案不设置在所述相同分划板上。
28.如权利要求27所述的方法，还包括，决定哪些图像图案要被包括在分划板组的相同分划板上，允许不同等级的图像图案将被包括在相同的分划板中。
29.如权利要求26或28的方法，还包括确定在分划板上的图像图案顺序，这样，在包括不同等级的图像图案的分划板上，确定较高等级图像图案至少与较低等级图像图案一样接近分划板中心。
30.如权利要求29所述的方法，其中确定较高等级图像图案比较低等级图像图案更接近分划板中心。
31.如权利要求26-30所述的方法，还包括不让在分划板组的相同分划板上的线和空间图像层图案作为接触图像层图案。
32.如权利要求26-31中任一项所述的方法，还包括不让在分划板组的相同分划板上的相移调制层图案作为二进制层图案。
33.如权利要求26-32中任一项所述的方法，还包括选择分划板组需要的最低等级的分划板等级或根据设置在其上的图像图案优选。
34.如权利要求26-33中任一项所述的方法，确定用于生产如权利要求13-17所中任一项的所述分划板组的分划板配方。
35.一种可操作计算机软件以根据权利要求26-34中任一项所述的方法确定分划板配方。
36.一种使用由权利要求26-34中任一项所述的方法确定的分划板配方生产的分划板组。
37.一种使用多块分划板生产集成电路的方法，其中所述多块分划板的单块分划板包括在其上的多个不同图像图案，该方法包括使用第一图像图案将集成电路的第一层图案成像在衬底的一区域上，所述第一图像图案在所述多块分划板的第一块上；在第一图案成像后，使用第二图像图案将集成电路的第二层图案成像在衬底的该区域上，所述第二图像图案在所述多块分划板的第二块上；在第二图案成像后，使用第三图像图案将集成电路的第三层图案成像在衬底的该区域上，所述第三图像图案在所述多块分划板的第一块上。
38.如权利要求36所述的方法，其中多块分划板包括一块或多块由权利要求1-12和21中任一项限定的分划板或包括由权利要求13-17，25和35中任一项限定的分划板组。
39.一种根据权利要求36-38中任一项所述的方法生产的集成电路。
40.一种使用多块分划板生产的集成电路，分划板包括如权利要求1-12和21中任一项限定的一块或多块分划板或包括权利要求13-17，25和35中任一项限定的分划板组。
41.一种生产集成电路的方法，包括步骤提供在权利要求38或39中限定的集成电路作为原版集成电路；根据用于生产原版集成电路的分划板，制造另外的分划板组；和使用所述另外的分划板组生产所述集成电路产品，另外的分划板组的单块分划板在生产所述集成电路产品时仅用一次。
42.一种根据权利要求40所述的方法生产的集成电路产品。
43.一种用于生产集成电路的分划板、一种用于生产集成电路的分划板组或一种基本上如在本文所描述的和如附图3-6所示的构造和排列的集成电路。
44.一种用于生产集成电路的分划板的生产方法，一种用于生产集成电路的分划板组的生产方法，一种用于确定分划板配方方法或一种生产基本上在在本文所描述的和如附图3-6所示的集成电路的方法。
全文摘要
分划板100包括两个或多个图像图案用于集成电路的不同层，每一图像图案在分离的图像区110－120中。这些图像层用于相同的集成电路的生产。通过在相同的分划板上设置多个图像层，只需生产很少的分划板，可以更便宜地制造原版电路。类似地，减少的分划板组可以用于有有限的电路操作的情形。如果需要更换任一或全部分划板，那么，更换组也更便宜。
文档编号G03F1/14GK1685284SQ200380100157
公开日2005年10月19日 申请日期2003年10月30日 优先权日2002年11月1日
发明者E·布歇, S·科博, C·Y·L·王 申请人:硅系统制造有限公司