专利名称：集成电路上的反射液晶投影中产生液晶控制电压的电路的制作方法
技术领域：
本发明涉及一种高清晰度数字显示技术——LCOS(Liquid CrystalOn Silicon即基于大规模集成电路上的反射液晶投影技术)，尤其涉及在该技术中的图象显示模块的液晶背电压ITO及象素电压VP的产生电路。
背景技术：
目前，新一代高清晰LCOS投影电视是国际上最新的大屏幕高清晰度数字显示技术。
LCOS技术采用在大规模集成电路芯片上制造SRAM(静态随机存储器)阵列，并将液晶盒封装在大规模集成芯片上组成反射式液晶光阀；由3片带液晶盒的芯片制成的LCOS显示模块组成3色光学驱动引擎，可产生HDTV解象度的高对比度、高亮度24位彩色影象。
而对于HDTV的解象度就需要制造1920*1080＝2073600个象素组成的阵列，工作时根据图象的数字信号在液晶背电极上加上ITO电压，并在每个象素上分别加上图象数字信号电压VP。
由于直流电场会导致液晶材料的电化学反应和电极劣化、老化的问题，所以要在像素电极上建立交流电场，而且应该尽量减少交流电场中的直流成份。因此加在LCOS显示模块上的ITO电压和VP电压一方面要形成没有直流成份的交流电压，另一方面要根据象素处于传输状态和显示状态及图象数字信号而变化，需要有很好的响应性。
由红、绿、兰三色LCOS显示模块产生的红、绿、兰三色图象经光学引擎产生36位彩色影象；为使彩色影象能完全真实反映图象信号，需要根据彩色坐标对三种颜色图象的亮度、对比度分别进行调整；而这个调整也是由改变ITO电压和VP电压来完成。因此ITO电压和VP电压是需要根据输入的调节数字量进行调整的模拟电压，并且需要有好的温度特性和小的离散性。
由图1可见LCOS图象显示模块是采用制造大规模集成电路的CMOS工艺在硅片上制造了1920*1080个SRAM存储器阵列。在每个SRAM存储器上面用铝制造了一个象素电极和SRAM相连共有1920*1080个相互独立的象素电极组成阵列。在象素阵列上方盖上玻璃。在玻璃和硅片之间用密封胶封住TN形液晶。在玻璃的下表面镀上透明的金属层称为ITO膜。在ITO膜上加上VITO电压。图象数字信号传送到LCOS图象显示模块，存储到SRAM存储器阵列。根据SRAM存储器上的数字电压信号分别在每个象素电极上加上VP电压或和VITO相同的电压。加上VP电压的象素和VITO膜之间的液晶由于VP和VITO之间的电压差而转向。偏振光源经玻璃和液晶投射到该象素电极时，反射光经液晶反射形成白色。加上VITO电压的象素和VITO膜之间的液晶由于没有电压差不转向。偏振光源经玻璃和液晶投射到该象素时无反射光形成黑色。从而形成黑白图象。当用红、绿、兰三色光源分别投射到三片图象显示模块即可形成红、绿、兰三色图象，经光学系统合成即成为彩色图象。
发明内容
本发明需要解决的技术问题是提供了一种大规模集成电路上的反射液晶投影中产生液晶控制电压的电路，旨在解决上述问题。
为了解决上述技术问题，本发明是通过以下技术方案实现的本发明包括一个解码存储电路，一个A/D转换电路，一个多路开关电路，一个数据放大电路；所述的解码存储电路、A/D转换电路以及多路开关电路与用于同步的CLK时钟以及用于系统复位的RST相连；所述的解码存储电路接收从输入信号IN1传来的、包含有ITO电压和VP电压的设定值的串行数据，并将数据存储在命令暂存器；解码逻辑电路根据输入的命令字是1的8位数据字存入地址暂存器或者0的8位数据字存入数据暂存器；当地址暂存器中地址为01时代表数据暂存器中数据是ITO电压设定值，并将该数据存入ITO数据寄存器中；当地址暂存器中地址为10时代表数据暂存器中数据是VP电压设定值，并将该数据存入VP数据寄存器中；所述的A/D转换电路接收ITO数据寄存器和VP数据寄存器中的数据并经该电路中的数字逻辑电路选定由外部输入VD作为基准电压源的数字电位器输出VITO及VP参考电压VITOCK1，VPCK1；所述的多路开关电路包括状态码译码器及多路开关；状态码译码器将输入到多路开关电路的脉冲信号状态码译码后在输入的时钟信号CLK同步下选择相应的多路开关，将VITOCK1，VPCK1及基准电压VD转换为随状态码时序变化的VITOCK2，VITOCKB2，VPCK2；所述的数据放大电路将VITOCK2和VITOCKB2输入到第一输入运算放大器和第二输入运算放大器输出并通过第一数据放大器输出，将VPCK2输入到第三输入运算放大器并通过第二数据放大器输出，用于LCOS液晶显示器的显示的需要。
与现有技术相比，本发明的有益效果是一方面形成了没有直流成份的交流电压，另一方面在根据象素处于传输状态和显示状态以及图象数字信号而变化中，有很好的响应性；再一方面还具有好的温度特性和小的离散性。
图1是LCOS图象显示模块示意图；图2是本发明的模块方框图；图3是串行数据格式图；图4是图2中解码存储电路的解码电路逻辑流程图；
图5是图2中A/D转换电路数字电位器逻辑框图；图6是VITO在显示和传输状态波形图。
具体实施例方式
下面结合附图与具体实施方式
对本发明作进一步详细描述由图2、图5可见本发明包括一个解码存储电路1，一个A/D转换电路2，一个多路开关电路3，一个数据放大电路4；所述的解码存储电路1、A/D转换电路2以及多路开关电路3与用于同步的CLK时钟以及用于系统复位的RST相连；所述的解码存储电路1接收从输入信号IN1传来的、包含有ITO电压和VP电压的设定值的串行数据，并将数据存储在命令暂存器11；解码逻辑电路12根据输入的命令字是1的8位数据字存入地址暂存器13或者0的8位数据字存入数据暂存器14；当地址暂存器13中地址为01时代表数据暂存器14中数据是ITO电压设定值，并将该数据存入ITO数据寄存器15中；当地址暂存器13中地址为10时代表数据暂存器14中数据是VP电压设定值，并将该数据存入VP数据寄存器16中；所述的A/D转换电路2接收ITO数据寄存器15和VP数据寄存器16中的数据并经该电路中的数字逻辑电路21选定由外部输入VD作为基准电压源的数字电位器22输出VITO及VP参考电压VITOCK1，VPCK1；所述的多路开关电路3包括状态码译码器31及多路开关32；状态码译码器31将输入到多路开关电路3的脉冲信号状态码译码后在输入的时钟信号CLK同步下选择相应的多路开关32，将VITOCK1，VPCK1及基准电压VD转换为随状态码时序变化的VITOCK2，VITOCKB2，VPCK2；所述的数据放大电路4将VITOCK2和VITOCKB2输入到第一输入运算放大器41和第二输入运算放大器42输出并通过第一数据放大器43输出，将VPCK2输入到第三输入运算放大器44并通过第二数据放大器45输出，用于LCOS液晶显示器的显示的需要；所述的地址暂存器13和数据暂存器14采用移位寄存器；
所述的数字电位器22包括由N个等值电阻R串联而成，由N-1个CMOS开关组成一组电位器输出，共有2组2*(N-1)个CMOS开关，组成2组电位器输出；所述的N由调节精度和范围决定，例如可把N定为258；下面对本发明的原理作如下描述解码电路输入信号IN1是串行数据，其中包含ITO电压和VP电压的设定值，改变此设定值就可以调整相应显示的颜色参数IN1串行数据由9位组成一条命令，前1位是命令字，后8位是数据字；串行数据格式见图3当命令字是1时代表后8位数据字是地址，组成地址命令；当命令字是0时代表后8位数据字是数据，组成数据命令；每条地址命令后跟一条数据命令；输入信号CLK是时钟，用于全部数字逻辑的同步；输入信号RST是复位信号，用于系统复位。
解码逻辑电路根据输入的命令字是1或者0分别将8位数据字存入地址暂存器和数据暂存器，地址暂存器和数据暂存器采用移位寄存器；地址暂存器中地址为01时代表数据暂存寄存器中数据是ITO电压设定值。地址暂存寄存器中地址为10时代表数据暂存器中数据是VP电压设定值；当地址暂存器中地址为01时将数据暂存器中数据存入ITO数据寄存器；当地址暂存器中地址为10时将数据暂存器中数据存入VP数据寄存器，解码电路逻辑见图4。
A/D转换电路由数字逻辑电路和数字电位器组成。解码存储电路中ITO数据寄存器和VP数据寄存器中数据送入A/D转换电路经数字逻辑电路选定数字电位器输出。数字电位器逻辑框图见图5。电位器由N个等值电阻R串联而成。由N-1个CMOS开关组成一组电位器输出。共有2组2*(N-1)个CMOS开关，组成2组电位器输出；解码存储电路中ITO数据寄存器和VP数据寄存器中数据送入A/D转换电路经数字逻辑电路选定数字电位器电路中相应的CMOS开关。数字电位器由外部输入VD作为基准电压源。该基准电压经相应CMOS开关分压输出产生VITO及VP参考电压VITOCK1，VPCK1。
当ITO数据寄存器中数据为a时，第a个开关Ta闭合，输出电压VITOCK1。VITOCK1随着ITO数据寄存器中数据a成比例变化。同样当VP数据寄存器中数据为b时第b个开关Pb闭合，输出电压VPCK1。VPCK1输出电压随VP数据寄存器中数据b而比例变化。
由于采用数字电位器对基准电压分压，可以解决CMOS电路电阻值离散性大及电阻温度系数大的缺点。
多路开关电路包括状态码译码器及多路开关。LCOS显示器的状态码输入多路开关电路。状态码包括显示状态1、显示状态2、数据传输状态1、数据传输状态2，状态码是根据显示器不同的显示和传输数据状态而随时间变化的脉冲信号。经状态码译码器译码后在输入的时钟信号CLK同步下选择相应的多路开关，将A/D转换器输出的参考电压VITOCK1，VPCK1及基准电压VD转换为随状态码时序变化的VITO参考电压2及VP参考电压2，包括VITOCK2，VITOCKB2，VPCK2。输出相应的VITO参考电压2及VP参考电压2(VPCK2、VITOCK2、VITOCKB2)。多路开关电路输入输出信号关系见下表
数据放大电路包括输入运算放大器及数据放大器数据放大电路采用运算放大器作为输入跟随器，以提高输入阻抗，减少对数字电位器输出值的影响，跟随器输出信号经数据放大器按规定的数字计算方程输出需要的VITO及VP电压；用于LCOS液晶显示器的显示的需要。
数据放大电路输出VITO和输入VITOCK2，VITOCKB2之间关系式为VITO＝K1*(VITOCK2-VITOCKB2)，K1为放大倍数。
数据放大电路输出VP和输入VPCK2之间关系式为VP＝K2*VPCK2K2为放大倍数根据以上多路开关电路及数据放大电路的设计可以推导出VITO在显示和传输状态的输出显示状态1VITO＝K1*(VITOCK1-VD)显示状态2VITO＝K1*(VD-VITOCK1)传输状态1VITO＝K2*(VPCK1-VD)传输状态2VITO＝K2*(VD-VPCK1)VITO在显示和传输状态波形见图6。
从以上关系可以看出VITO无论在显示状态还是传输状态都是没有直流成份的交流电压。
权利要求
1.一种集成电路上的反射液晶投影中产生液晶控制电压的电路，其特征在于包括一个解码存储电路(1)，一个A/D转换电路(2)，一个多路开关电路(3)，一个数据放大电路(4)；所述的解码存储电路(1)、A/D转换电路(2)以及多路开关电路(3)与用于同步的CLK时钟以及用于系统复位的RST相连；所述的解码存储电路(1)接收从输入信号IN1传来的、包含有ITO电压和VP电压的设定值的串行数据，并将数据存储在命令暂存器(11)；解码逻辑电路(12)根据输入的命令字是1的8位数据字存入地址暂存器(13)或者0的8位数据字存入数据暂存器(14)；当地址暂存器(13)中地址为01时代表数据暂存器(14)中数据是ITO电压设定值，并将该数据存入ITO数据寄存器(15)中；当地址暂存器(13)中地址为10时代表数据暂存器(14)中数据是VP电压设定值，并将该数据存入VP数据寄存器(16)中；所述的A/D转换电路(2)接收ITO数据寄存器(15)和VP数据寄存器(16)中的数据并经该电路中的数字逻辑电路(21)选定由外部输入VD作为基准电压源的数字电位器(22)输出VITO及VP参考电压VITOCK1，VPCK1；所述的多路开关电路(3)包括状态码译码器(31)及多路开关(32)；状态码译码器(31)将输入到多路开关电路(3)的脉冲信号状态码译码后在输入的时钟信号CLK同步下选择相应的多路开关(32)，将VITOCK1，VPCK1及基准电压VD转换为随状态码时序变化的VITOCK2，VITOCKB2，VPCK2；所述的数据放大电路(4)将VITOCK2和VITOCKB2输入到第一输入运算放大器(41)和第二输入运算放大器(42)输出并通过第一数据放大器(43)输出，将VPCK2输入到第三输入运算放大器(44)并通过第二数据放大器(45)输出，用于LCOS液晶显示器的显示的需要。
2.根据权利要求1所述的集成电路上的反射液晶投影中产生液晶控制电压的电路，其特征在于所述的地址暂存器(13)和数据暂存器(14)移位寄存器。
3.根据权利要求1或2所述的集成电路上的反射液晶投影中产生液晶控制电压的电路，其特征在于所述的数字电位器(22)包括由N个等值电阻R串联而成，由N-1个CMOS开关组成一组电位器输出，共有2组2*(N-1)个CMOS开关，组成2组电位器输出；所述的N由调节精度和范围决定。
4.根据权利要求3所述的集成电路上的反射液晶投影中产生液晶控制电压的电路，其特征在于N定为258。
全文摘要
本发明涉及一种大规模集成电路上的反射液晶投影(LCOS)中产生液晶控制电压的电路，包括解码存储电路(1)接收从输入信号IN1传来的、包含有ITO电压和VP电压的设定值的串行数据，并通过解码存入ITO数据寄存器(15)和VP数据寄存器(16)中；A/D转换电路(2)中的数字逻辑电路(21)选定由外部输入VD作为基准电压源的数字电位器(22)输出VITO及VP参考电压VITOCK1，VPCK1；状态码译码器(31)将输入到多路开关电路(3)的脉冲信号状态码译码后在输入的时钟信号CLK同步下选择相应的多路开关(32)，将VITOCK1，VPCK1及基准电压VD转换为随状态码时序变化的VITOCK2，VITOCKB2，VPCK2输入到数据放大电路(4)，通过运算及放大输出，用于LCOS液晶显示器的显示的需要。
文档编号G02F1/13GK1766975SQ20041006764
公开日2006年5月3日 申请日期2004年10月29日 优先权日2004年10月29日
发明者印义言, 郭俊, 印义中 申请人:上海华园微电子技术有限公司