专利名称：源极跟随器的制作方法
技术领域：
本发明涉及一种跟随器(follwer)，特别是涉及一种源极跟随器。
背景技术：
由于液晶(liquid crystal)属于 一种电压驱动的组件，因此在液晶显示器所 采用的液晶驱动芯片内，会大量使用各种不同架构的电压跟随电路，以作 为输出緩冲器。图1即为常见的电压跟随电路的架构。请参照图1,此电压 跟随电路由源极跟随器110及120组成。源极跟随器IIO是由开关111、113、 115，以及NMOS晶体管112、 114所组成。源极跟随器120则由开关121、 123、 125，以及PMOS晶体管122、 124所组成。另夕卜，在此图中，VCC 表示电源电压，GND表示接地电压，DATA表示输入讯号，而OUT表示输 出讯号，至于SW1及SW2则表示为控制开关导通与否的开关控制讯号。
使用图1所示的传统源极跟随器来制作电压跟随电路的一缺点是电压 跟随电路的输出电压会受限于MOS晶体管的临界开启电压(Vth)，因而无法 达到轨对轨(rail-to-rail)的操作。以图l来说明，就是输出讯号OUT的电压 电平无法达到电源电压VCC和接地电压GND的电平。之所以会产生这样 的问题，可藉由图2来说明。
图2为图1所示电路的讯号时序图。请同时参照图l及图2。在T2所 示的预充电期间中，开关控制讯号SW1为^氐电位(low)，而开关控制讯号 SW2有一段时间为高电位(high)。由于在开关控制讯号SW2呈现高电位的 这段时间，开关111、 115、 121及125皆关闭(turn off),而开关113及 123皆导通(tumon),因此NMOS晶体管114的栅极电压VNovrE被充电至电 源电压VCC的电平，而PMOS晶体管124的栅极电压VpGATE则呈现接地电 压GND的电平。在T1所示的数据传递期间中，开关控制讯号SW1为高电 位，而开关控制讯号SW2为低电位，因此开关lll、 115、 121及125皆导 通，而开关113及123皆关闭。由于此时栅极电压VNGATE=DATA+VGSN,故 输出讯号OUT的电压电平可如下列式(l)所述V0UT=(VNGATE-VGSN)=(DATA+VGSN-VGSN)…式(1) ，其中V0UT即输出讯号OUT的电压电平，而VGSN表示NMOS晶体管的栅 极-源极电压。
藉由式(l)可知，V0UT=DATA。然而，当输入讯号DATA的最高电压等 于电源电压VCC的电平时，由于栅极电压VNGATE最多只能提升到电源电压 VCC的电平，以致于输出讯号OUT的最高电压如下列式(2)所述
Vout=(Vngate-Vc;sn)=(VCC-Vgsn)...式(2) 。因此，藉由式(2)可知，当输入讯号DATA的电平相当于电源电压VCC 的电平时，输出讯号OUT的最高电压并无法达到电源电压VCC的电平。 同理，当输入讯号DATA的最低电压等于接地电压GND的电平时，由于 V0UT=(GND+VSGP),其中Vsgp表示PMOS晶体管的源极-栅极电压，因此便 可知道输出讯号OUT的最低电压无法达到接地电压GND的电平。所以， 若采用图l所示的源极跟随器架构来实现电压跟随电路，那么输出讯号OUT 的电压摆幅便无法达到电源电压VCC及接地电压GND的电平，因而使电 压跟随电路无法达到轨对轨的操作。
发明内容
本发明的目的是提供一种源极跟随器，其输出讯号的电压电平可达到 电源电压或4妄地电压的电平。
本发明的另一目的是提供一种源极跟随器，使用者可据以实现电压跟 随电路，并使该电压跟随电路达到轨对轨的操作。
基于上述及其它目的，本发明提出一种源极跟随器，其包括第一开关、 第二开关、第一晶体管、第一电容、第三开关及第二晶体管。第一开关的 第一端接收输入讯号。第二开关的第一端耦接第一电压。第一晶体管的源 极耦接第一开关的第二端，而栅极与漏极则耦接第二开关的第二端。第一 电容的第一端接收第一控制讯号，而第二端则耦接第一晶体管的漏极。第 三开关的第一端耦接第 一电压。第二晶体管的栅极与漏极分别耦接第一电 容的第二端与第三开关的第二端，而源极则作为源极跟随器的输出。其中，
在第一期间中，第一开关及第三开关为导通，且第一控制讯号呈现第一电 位，而在第二期间中，第二开关导通第一预设时间，第一控制讯号由第一
6电位转为第二电位，并维持第二预设时间，且第一预设时间与第二预设时 间部份重迭，而第二预设时间的终止时间在第 一预设时间的终止时间之后。 基于上述及其它目的，本发明另提出一种源极跟随器，其包括第一开 关、第一晶体管、第一电荷泵浦、第二开关、第三开关及第二晶体管。第 一开关的第 一端接收输入讯号。第 一 晶体管的源极耦接第 一开关的第二端， 而其栅极与漏极则相互耦接。第一电荷泵浦用以提供第一电压。第二开关 的第一端接收第一电压，而第二端耦接第一晶体管的漏极。第三开关的第 一端耦接第二电压。第二晶体管的栅极与漏极分别耦接第二开关的第二端 与第三开关的第二端，而源极则作为源极跟随器的输出。其中，在第一期 间中，第一开关及第三开关为导通，而在第二期间中，第二开关导通一预 设时间。
本发明因在源极跟随器中采用电容，并搭配开关的切换，以利用电容 来进行电荷泵浦的操作，进而再提高或再拉低输出晶体管(第二晶体管)的栅 极电压。另外，在源极跟随器中直接采用电荷泵浦，并搭配开关的切换， 以再提高或再拉低输出晶体管的栅极电压。故对于本发明的源极跟随器而 言，其输出讯号的电压电平可达到电源电压或接地电压的电平，而利用本 发明的源极跟随器来实现电压跟随电路，亦可使该电压跟随电路达到轨对 轨的操作。
为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举 较佳实施例，并结合附图详细说明如下。
图1为常见的电压跟随电路的架构图。 图2为图1所示电路的讯号时序图。
图3为依照本发明一实施例的电压跟随电5^的电路图。
图4为图3所示电路的讯号时序图。
图5为依照本发明另一实施例的电压跟随电路的电路图。
附图符号说明
110、 120、 310、 320、 510、 520:源极跟随器111、 113、 115、 121、 123、 125、 311、 313、 316、 321、 323、 326、 511、 513、 516、 521、 523、 526:开关
112、114:NMOS晶体管
122、124:PMOS晶体管
312、315、322、 325、 512、 515、 522、 525:晶体管
314、324:电容
514、524:电荷泵浦
DATA:输入讯号
GND:接地电压
K:重迭部分
OUT:输出讯号
PC1、 PC2:控制讯号
SW1、 SW2:开关控制讯号
Tl、 T2:期间
VCC:电源电压
Vngate、 Vpgate: 栅极电压
VGSN: NMOS晶体管的栅极-源极电压
VSGP: PMOS晶体管的源极-栅极电压
具体实施例方式
为了方便与传统源极跟随器进行对照与比较，以下各实施例仍以运用 源极跟随器来制作电压跟随电路为例，然这样的例举方式并非用以限定本 发明。
图3为依照本发明一实施例的电压跟随电路的电路图。请参照图3，此 电压跟随电路由源极跟随器310及320所组成。源极跟随器310是由开关 311、 313、 316,以及晶体管312、 315,还有电容314所组成。源极跟随器 320则由开关321、 323、 326,以及晶体管322、 325,还有电容324所组成。 在此例中，晶体管312及315皆以NMOS晶体管来实现，而晶体管322及 325则皆以PMOS晶体管来实现。上述构件的耦接方式已展现于图3中，在 此便不再赘述。另外，在此图中，VCC表示电源电压，GND表示接地电压， DATA表示输入讯号，而OUT表示输出讯号，SW1及SW2表示为控制开关导通与否的开关控制讯号，PC1及PC2则表示为控制电容充放电的控制 讯号，至于Vgsn表示NMOS晶体管的栅极-源极电压，而Vsgp表示PMOS 晶体管的源极-栅极电压。
图4示出了图3所示电路的讯号时序的其中一种实施方式。请同时参 照图3及图4,并假设控制讯号PC1及PC2在高电位时的电压电平等于电 源电压VCC的电平，而在低电位时的电压电平等于接地电压GND的电平。 在T2所示的预充电期间(即第二期间)中，开关控制讯号SW1为低电位，而 开关控制讯号SW2有一段时间为高电位，因此开关311、 316、 321及326 皆关闭，而开关313及323皆会导通一第一预设时间。然而，在开关313 及323导通的时候，控制讯号PC1会由高电位转为低电位，并维持一第二 预设时间，而控制讯号PC2则由低电位转为高电位，且同样维持该第二预 设时间。由图4详细来看，第一预设时间与第二预设时间是部份重迭，重 迭部分以K来标示。因此，在重迭的这段时间，电源电压VCC会对电容 314充电，而控制讯号PC2会对电容324充电。此时，晶体管315的栅极电
压VNGATE呈现电源电压VCC的电平，而晶体管325的栅极电压VpGATE则呈
现接地电压GND的电平。
在电容314及324充电之后，开关控制讯号SW2由高电位转为低电位， 以关闭开关313及323,进而使晶体管315及325 二者的栅极皆呈现浮接状 态。接着，控制讯号PC1又回复成高电位，基于电荷守恒原理，因此晶体 管315的栅极电压Vngate就会提升到接近2VCC的电压电平。同样地，由 于控制讯号PC2又回复成低电位，基于电荷守恒原理，因此晶体管325的 栅极电压VPGATE也会被拉低至接近-VCC的电压电平。
请继续参照图3及图4。在Tl所示的数据传递期间(即第一期间)中， 开关控制讯号SW1为高电位，进而使开关311、 316、 321及326导通，而 开关控制讯号SW2为低电位，进而使开关313及323关闭。因此，栅极电 压Vngate会由接近2VCC的电压电平放电至DATA+V(3sn的电压电平，由 于V0UT=(VNGATE-VGSN),其中VouT即输出讯号OUT的电压电平，故可得 V0UT=DATA。同理，栅极电压VPGATE会由接近-VCC的电压电平充电至 DATA-VsGP的电压电平，由于V0UT=(VPGATE+VSGP)，故可得V0UT=DATA。 藉由这样的操作方式，即使输入讯号DATA的最高电压等于电源电压VCC 的电平，而最低电压等于接地电压GND的电平，输出讯号OUT的电压仍然可以达到电源电压VCC及接地电压GND的电平，实现轨对轨的操作。 当然，控制讯号PC1及PC2在高电位时的电压电平也可以是其它数值，但 所选择的数值必须大于或等于VGSN。值得一提的是，在图4中，控制讯号 PC1可以通过将开关控制讯号SW2反相并延迟一小段时间来取得，而控制 讯号PC2可通过将控制讯号PC1反相来取得，亦或是直接将开关控制讯号 SW2延迟一 小段时间来取得。
虽然在图4所列举的讯号时序中，控制讯号PC1的脉沖的下降缘及控 制讯号PC2的脉沖的上升缘皆位在开关控制讯号SW2的脉沖致能期间中， 形成重迭部分K以进行电容的充电。然而，本领域技术人员应当知道，若 是加大重迭部分K,例如使控制讯号PC1的脉沖的下降缘，以及控制讯号 PC2的脉冲的上升缘皆位在开关控制讯号SW2的脉冲的上升缘，或者皆位 在开关控制讯号SW2的脉沖的上升缘之前，都可以实施，只要能让电容充 电即可。还有一个重点，就是第二预设时间的终止时间必须在第一预设时 间的终止时间之后，以使得在上述这二个终止时间之间，晶体管315及325 二者的栅极皆呈现浮接状态。如此，才能在控制讯号PC1及PC2改变电位 之后，利用电容来进行电荷泵浦的操作。
在上述实施例的操作概念的下，还可以再延伸出另一种电压跟随电路， 如图5所示。图5为依照本发明另一实施例的电压跟随电路的电路图。请 参照图5，此电压跟随电路由源极跟随器510及520所组成。源极跟随器 510是由开关511、 513、 516，以及晶体管512、 515,还有电荷泵浦514所 组成。源极跟随器520则由开关521、 523、 526,以及晶体管522、 525, 还有电荷泵浦524所组成。电荷泵浦514及524分别用以提供电压VA及 VB。在此例中，晶体管512及515亦皆以NMOS晶体管来实现，而晶体管 522及525则同样皆以PMOS晶体管来实现。上述构件的耦接方式已展现于 图5中，在此亦不再赘述。另外，在此图中，VCC表示电源电压，GND表 示接地电压，DATA表示输入讯号，而OUT表示输出讯号，SW1及SW2 则表示为控制开关导通与否的开关控制讯号，至于Vgsn表示NMOS晶体管 的栅极-源极电压，而Vsgp表示PMOS晶体管的源极-栅极电压。此图所呈 现的电路同样可利用图2所示的讯号时序来说明。
请同时参照图2及图5。在T2所示的预充电期间(即第二期间)中，开 关控制讯号SW1为低电位，而开关控制讯号SW2有一段时间为高电位。由
10于在开关控制讯号SW2呈现高电位的这段时间，开关511、 516、 521及526 皆关闭，而开关513及523皆导通，因此NMOS晶体管515的栅极电压VNGATE 被充电至电压VA的电平，而PMOS晶体管525的栅极电压VpGATE则呈现 电压VB的电平。只要电压VA大于等于VCC+VGSN,而电压VB小于等于 GND-Vsgp,那么即使输入讯号DATA的最高电压等于电源电压VCC的电 平，而最低电压等于接地电压GND的电平，在T1所示的数据传递期间中， 输出讯号OUT的电压仍然可以达到电源电压VCC及接地电压GND的电 平，实现轨对轨的操作。
当然，在上述各实施例中，晶体管并非限定采用MOS晶体管来实现， 扩展来说，只要同一源极跟随器中所采用的晶体管种类相同，便可使电压 跟随电路达到理想的轨对轨操作。
综上所述，本发明因在源极跟随器中采用电容，并搭配开关的切换， 以利用电容来进行电荷泵浦的操作，进而再提高或再拉低输出晶体管(第二 晶体管)的栅极电压。另外，在源极跟随器中直接采用电荷泵浦，并搭配开 关的切换，以再提高或再拉低输出晶体管的栅极电压。故对于本发明的源
而利用本发明的源极跟随器来实现电压跟随电路，亦可使该电压跟随电路 达到轨对轨的操作。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本 领域的技术人员在不脱离本发明的精神和范围的前途下可作若干的更动与 润饰，因此本发明的保护范围以本发明的权利要求为准。
权利要求
1. 一种源极跟随器，其包括一第一开关，其第一端接收一输入讯号；一第二开关，其第一端耦接一第一电压；一第一晶体管，其源极耦接该第一开关的第二端，而栅极与漏极则耦接该第二开关的第二端；一第一电容，其第一端接收一第一控制讯号，而第二端则耦接该第一晶体管的漏极；一第三开关，其第一端耦接该第一电压；以及一第二晶体管，其栅极与漏极分别耦接该第一电容的第二端与该第三开关的第二端，而源极则作为该源极跟随器的输出，其中在一第一期间中，该第一开关及该第三开关为导通，且该第一控制讯号呈现一第一电位，而在一第二期间中，该第二开关导通一第一预设时间，该第一控制讯号由该第一电位转为一第二电位，并维持一第二预设时间，且该第一预设时间与该第二预设时间部份重迭，而该第二预设时间的终止时间在该第一预设时间的终止时间之后。
2. 如权利要求1所述的源极跟随器，其中该第一电压为电源电压，且该 第 一 晶体管及该第二晶体管皆为N型晶体管。
3. 如权利要求2所述的源极跟随器，其中该第一电位大于该第二电位。
4. 如权利要求1所述的源极跟随器，其中该第一电压为接地电压，且该 第 一晶体管及该第二晶体管皆为P型晶体管。
5. 如权利要求4所述的源极跟随器，其中该第一电位小于该第二电位。
6. 如权利要求1所述的源极跟随器，其更包括 一第四开关，其第一端接收该输入讯号； 一第五开关，其第一端耦接一第二电压；一第三晶体管，其源极耦接该第四开关的第二端，而栅极与漏极则耦 接该第五开关的第二端；一第二电容，其第一端接收一第二控制讯号，而第二端则耦接该第三 晶体管的漏极；一第六开关，其第一端耦接该第二电压；以及一第四晶体管，其栅极与漏极分别耦接该第二电容的第二端与该第六开关的第二端，而该第四晶体管的源极则耦接该第二晶体管的源极，其中该第四开关及该第六开关的导通时间与该第一开关的导通时间相同，该第五开关的导通时间与该第二开关的导通时间相同，且该第二控制讯号为该第 一控制讯号的反相讯号。
7. 如权利要求6所述的源极跟随器，其中该第一电压为电源电压，该第二电压为接地电压，且该第一晶体管及该第二晶体管皆为N型晶体管，而该第三晶体管及该第四晶体管皆为p型晶体管。
8. 如权利要求7所述的源极跟随器，其中该第一电位大于该第二电位。
9. 一种源极跟随器，其包括 一第一开关，其第一端接收一输入讯号；一第一晶体管，其源极耦接该第一开关的第二端，而其栅极与漏极则 相互耦接；一第一电荷泵浦，用以提供一第一电压；一第二开关，其第一端接收该第一电压，而第二端耦接该第一晶体管 的漏极；一第三开关，其第一端耦接一第二电压；以及一第二晶体管，其栅极与漏极分别耦接该第二开关的第二端与该第三 开关的第二端，而源极则作为该源极跟随器的输出，其中在一第一期间中，该第一开关及该第三开关为导通，而在一第二 期间中，该第二开关导通一预设时间。
10. 如权利要求9所述的源极跟随器，其中该第二电压为电源电压，且 该第 一 晶体管及该第二晶体管皆为N型晶体管。
11. 如权利要求10所述的源极跟随器，其中该第一电压大于该第二电压。
12. 如权利要求9所述的源极跟随器，其中该第二电压为接地电压，且 该第 一 晶体管及该第二晶体管皆为P型晶体管。
13. 如权利要求12所述的源极跟随器，其中该第一电压小于该第二电压。
14. 如权利要求9所述的源极跟随器，其还包括 一第四开关，其第一端接收该输入讯号；一第三晶体管，其源极耦接该第四开关的第二端，而其栅极与漏极则相互耦接；一第二电荷泵浦，用以提供一第三电压；一第五开关，其第一端接收该第三电压，而第二端耦接该第三晶体管 的漏极；一第六开关，其第一端耦接一第四电压；以及一第四晶体管，其栅极与漏极分别耦接该第五开关的第二端与该第六 开关的第二端，而该第四晶体管的源极则耦接该第二晶体管的源极，其中该第四开关及该第六开关的导通时间与该第一开关的导通时间相 同，该第五开关的导通时间与该第二开关的导通时间相同。
15. 如权利要求14所述的源极跟随器，其中该第二电压为电源电压，该 第四电压为接地电压，且该第一晶体管及该第二晶体管皆为N型晶体管， 而该第三晶体管及该第四晶体管皆为P型晶体管。
16. 如权利要求15所述的源极跟随器，其中该第一电压大于该第二电 压，而该第三电压小于该第四电压。
全文摘要
一种源极跟随器，其包括第一至第三开关、第一及第二晶体管，还有第一电容。第一晶体管的源极通过第一开关来决定是否接收输入讯号，而栅极与漏极则通过第二开关来决定是否耦接第一电压。第一电容的第一端耦接第一控制讯号，而第二端则耦接第一晶体管的漏极与第二晶体管的栅极。第二晶体管的漏极通过第三开关来决定是否耦接第一电压，而源极则作为源极跟随器的输出。
文档编号G02F1/133GK101441343SQ200710188678
公开日2009年5月27日 申请日期2007年11月21日 优先权日2007年11月21日
发明者林直庆 申请人:联咏科技股份有限公司