光刻工艺的制作方法
【专利摘要】本发明公开了一种光刻工艺，如图案化半导体晶圆的光刻。该工艺包括接收其上形成有各种部件和层的入检半导体晶圆。接收单元诱发的重叠(uniiOVL)修正以及对重叠模块中的入检半导体晶圆进行形变测量。通过对形变测量结果应用预定算法，以通过形变测量结果得出形变诱发的重叠(defiOVL)修正。将defiOVL修正和uniiOVL修正前向馈送给曝光模块，然后对入检半导体晶圆进行曝光处理。
【专利说明】光刻工艺
【技术领域】
[0001]本发明涉及总体上涉及半导体领域，更具体地，涉及光刻工艺。
【背景技术】
[0002]半导体集成电路(IC)工业经历了迅速发展。在IC演变过程中，功能密度(即，每单位面积上互连器件的数量)逐渐增加而几何大小(即，可使用制造工艺制造的最小部件(或线))减小。该比例缩小工艺通过增加生产效率和降低相关成本来提供效益。这种比例缩小也增加了 IC处理和制造的复杂性。对于将要实现的这些发展，需要IC处理和制造的类似研发。
[0003]通过创建一系列的图案化层和非图案化层来制造半导体设备，其中，图案化层上的部件在空间上彼此相关。因此，在制造过程中，每个图像化层要对准前一个图案化层，正因为如此，需要考虑第一层和第二层之间的重叠。重叠是半导体基板(如晶圆)的两个或更多个层之间的相对位置。因为半导体工艺的发展提供了更小的临界尺寸，以及器件尺寸的减小和器件(包括层数)复杂性的增强，所以对于器件的质量、可靠性和产量来说，层间的对准精度就变得更为重要。通常，对准精度用于测量重叠偏移或重叠误差或偏移前一层的精密对准的距离和方向。失准会导致器件性能的降低或整个器件的失效。可以使用传统的重叠量测技术来检查对准情况，但是其不能满足所有方面的要求。因此，我们希望在这方面有所提闻。
【发明内容】
[0004]为解决上述问题，本发明提供了一种光刻工艺，包括:提供光刻系统，光刻系统包括曝光模块和重叠模块；在光刻系统中接收入检基板；通过重叠模块对入检基板进行形变测量；根据形变测量得出形变诱发的重叠(defiOVL)修正；将defiOVL修正前馈给曝光模块；以及利用defiOVL修正，通过曝光模块对入检基板进行曝光处理。
[0005]其中，入检基板是半导体晶圆。
[0006]其中，半导体晶圆包括形成在其上的多个层。
[0007]其中，半导体晶圆包括形成在其上的多个部件。
[0008]其中，通过对形变测量应用预定算法来得出defiOVL修正。
[0009]其中，预定算法包括实验公式Def iOVL = TG X K，其中，TG表示构型梯度，K为常数。
[0010]该工艺进一步包括:在形变测量之后，用光刻胶层涂覆入检基板。
[0011]其中，基板包括图案化光刻胶层，工艺进一步包括:对图案化光刻胶层进行重叠测量；根据重叠测量和重叠偏移得出单元诱发的重叠(uniiOVL)修正；以及将uniiOVL修正前馈给曝光模块，其中，曝光处理包括使用uniiOVL修正图案化入检基板。
[0012]其中，通过对重叠测量和重叠偏移应用预定算法来得出uniiOVL修正。
[0013]其中，通过具有defiOVL修正和uniiOVL修正的曝光模块对入检基板进行曝光，以形成图案化基板。[0014]其中，将图案化基板传送给重叠模块，以进行新的重叠测量。[0015]此外，还提供了一种光刻工艺，用于含曝光模块、跟踪模块和重叠模块的光刻系统，工艺包括:接收入检基板；接收重叠测量；使用重叠模块对入检基板进行形变测量；根据形变测量结果得出形变诱发的重叠(defiVOL)修正；将defiOVL修正前馈给曝光模块；在生成defiOVL修正时，根据重叠测量得出单元诱发的重叠(uniiOVL)修正^funiiOVL修正前馈给曝光模块；以及利用defiOVL修正和uniiOVL修正，通过曝光模块对入检基板进行曝光处理。
[0016]其中，入检基板包括其上形成有多个部件的半导体晶圆。
[0017]其中，对形变测量应用预定算法来得出defiOVL修正。
[0018]其中，预定算法包括实验公式DefiOVL = TGXK,其中，TG表示构型梯度，K为常数。
[0019]其中，通过对重叠偏移和重叠测量应用预定算法来得出uniiOVL修正。
[0020]该工艺进一步包括:在形变测量之后，在跟踪模块中用光刻胶层涂覆入检基板，其中，对光刻胶涂覆的基板进行曝光处理，以形成图案化基板；以及将图案化基板传送给重叠模块以进行新的重叠测量。
[0021]此外，还提供了一种光刻工艺，包括:接收其上形成有各种部件和层的入检半导体晶圆；接收单元诱发的重叠(uniiOVL)修正；在重叠模块中对入检半导体晶圆进行形变测量；通过对形变测量结果应用预定算法，根据形变测量结果得出形变诱发的重叠(defiOVL)修正；将defiOVL修正前馈给曝光模块；以及利用defiOVL修正，通过曝光模块对入检基板进行曝光处理。
[0022]其中，在形变测量之后，用光刻胶层涂覆入检半导体晶圆来用于曝光处理。
[0023]该工艺进一步包括:在前馈defiOVL修正时，将uniiOVL修正馈送给曝光模块；以及利用defiOVL修正和uniiOVL修正，通过曝光模块曝光入检半导体晶圆。
【专利附图】
【附图说明】
[0024]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的数量和尺寸可以被任意增加或减少。
[0025]图1示出了实现本发明的一个或多个实施例的光刻系统的简化框图。
[0026]图2示出了图1所示的光刻系统的曝光模块的一个实施例的简化框图。
[0027]图3示出了根据本公开的各方面的光刻工艺的流程图。
[0028]图4示出了被图3所示的光刻工艺使用和/或生成的形变图的示例性实施例。
[0029]图5示出了被图3所示的光刻工艺使用和/或生成的重叠误差图的示例性实施例。
【具体实施方式】
[0030]应该理解，以下公开提供了多种不同实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。此外，在以下描述中，在第二工艺之前的第一工艺的执行可以包括执行第一工艺后立即执行第二工艺的实施例，还可以包括在第一工艺和第二工艺之间进行附加工艺的实施例。为了简单和清楚，可以按照不同比例任意描绘各种部件。此外，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，还可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。
[0031]图1示出了进行各种光刻图形工艺的光刻系统100的简单框图。光刻系统100包括连接在一起且被配置为进行各种光刻工艺(如涂覆、对准、曝光、烘烤、显影和/或其他光刻图形工艺)的处理工具和量测工具。因此，这些相连的处理工具和量测工具整体上被称为光刻系统100。但是，光刻系统100的每个工具可以被重新配置为与其他光刻工具连接或是另一光刻系统的一部分。
[0032]光刻系统100包括用于对基板上的辐射敏感材料层(例如，光阻层或光刻胶层)进行光刻曝光工艺的曝光模块110。参见图2，曝光模块110包括辐射源112、照明系统113、掩膜114 (在本公开中，术语“掩膜”、“光掩膜”和“中间掩模”表示相同内容)、多个投影光学器件115和基板116(如基板平台上的半导体晶圆)。但是，可以有其他配置和器件的内含组件或遗漏组件。
[0033]辐射源112可以包括选自由紫外光(UV)源、深UV(DUV)源、极致UV(EUV)源和X射线源构成的组的光源。例如，辐射源110可以是波长为436nm(G线)或365nm(I线)的水银灯、波长为248nm的氟化氪(KrF)准分子激光器、波长为193nm的氟化氩(ArF)准分子激光器、波长为157nm的氟(F2)准分子激光器或具有所需波长(例如，小于大约IOOnm)的其他光源。在其他实例中，光源是波长大约为13.5nm或以下的EUV源。
[0034]照明系统113可以包括折射光学器件(如单透镜或具有多个透镜的透镜系统)以及反射光学器件(如反光镜)。例如，照明系统113包括微透镜阵列、遮光板和/或有助于将来自光源112的光直射到掩膜114的其他结构。
[0035]掩膜114可以是透明掩膜或反射掩膜。透明掩膜包括透明基板和图案化的吸收(不透明)层。当光束直射在不透明区时，光束可能被部分或完全地阻挡。可以图案化不透明层以形成一个或多个开口，通过该开口，光束能够穿过反射区(针对透明掩膜)或从反射区反射(针对反射掩膜)。掩膜114可以结合其他分辨率增强技术，如相偏移掩膜(PSM)和/或光学邻近效应修正法(OPC)。
[0036]投影光学器件115可以具有折射光学器件或反射光学器件。投影光学器件115将图案化的辐射引导到基板116(例如，半导体晶圆)。基板116包括对辐射敏感的光敏层(例如，光阻胶或光刻胶)。目标基板平台可以托住基板116。目标基板平台控制着目标基板的位置，这样中间掩模的图像被重复地扫描到目标基板上(尽管可以采用其他光刻法)。
[0037]再次参见图1，光刻系统100还包括与曝光模块110连接的跟踪模块120。跟踪模块120对入检(incoming)基板进行光刻胶处理。根据一个实施例，光刻胶处理包括涂覆、烘烤和显影。在另一实施例中，光刻胶处理包括涂覆、软烘、硬烘和显影。跟踪模块120与曝光模块110连接，这样基板(例如，半导体晶圆)可以在两者之间交换。
[0038]光刻系统100还包括与曝光模块110连接的对准模块130。对准模块130与曝光模块Iio连接，以对准入检基板。对准模块130可以独立存在或嵌入在曝光模块110中。在一个实施例中，对准工艺包括测量相对于基板中的参考结构的对准标记(如虚拟坐标)，以定义对准误差。在一个实施例中，测量的对准误差用于适当的调整工艺，以减少对准误差和重叠误差。
[0039]光刻系统100还包括被设计成为曝光模块110提供重叠修正的重叠模块140。重叠模块140包括重叠测量工具142，其用于在图案化基板上的光刻胶层之后进行重叠测量。例如，测量基板上图案化的光刻胶层和下面的材料层之间的重叠误差。在本实施例中，重叠模块140还包括形变测量工具144，其用于测量入检基板的形变。通过利用重叠测量和形变测量，重叠误差修正生成在重叠模块140中且被发送给曝光模块110。根据重叠误差修正，采用曝光工艺参数调整的方式露出入检基板。
[0040]光刻系统100还包括控制模块150，其用于控制曝光模块110或光刻系统100的其他部分，以调整各种参数，从而消除或减少重叠误差。控制模块150包括处理器、存储器和用于存储和执行软件以及进行一个或多个调整操作的界面。在一个实施例中，控制模块150可以利用对准测量的对准数据进行调整操作。在一个实施例中，调整操作包括调整基板(或中间掩模)的倾斜角和/或曝光模块110的成像单元，以减少重叠误差。在另一实施例中，调整操作包括在曝光工艺过程中转移(过渡型和/或旋转型)基板。在又一实施例中，调整操作包括动态地调整曝光剂量或成像透镜。在不同的实施例中，控制模块150可以配置成独立存在或与光刻系统100的其他工具(如曝光模块110)集成和连接在一起。
[0041]光刻系统100可以包括连接其他工具或元件的其他元件，以进行各种光刻工艺。光刻系统100还包括计算硬件，如一个或多个传统的、商用目的或特定目的的计算机、处理器和存储器和/或一个或多个用户界面，以及用于执行包含操纵信息、接收信息、存储信息和传递信息的动作的硬件。
[0042]图3示出了根据不同实施例的由图1所示的光刻系统100进行的光刻工艺200的流程图。图3所示的光刻工艺200只是概述，将在本公开的后续图中详细介绍工艺的每个步骤。
[0043]光刻工艺200通过接收入检基板310开始步骤202。在一个实施例中，入检基板310是集成电路基板(IC基板)，如半导体晶圆(或晶圆)，具有基本半导体(如单晶硅、多晶硅、非晶硅、锗和钻石)、化合物半导体(如碳化硅和砷化镓)、合金半导体(如SiGe、GaAsP、AlInAs、AlGaAs和GaInP或其组合)。入检基板310可能包括不同区域、不同微电子元件的部件，如互补金属-氧化物-半导体场效应晶体管(CM0SFET)、成像传感器、存储单元和/或电容元件。入检基板310可以包括形成在其上的一个或多个层，如介电层和传导层。
[0044]光刻工艺200进行步骤204，其中，用形变测量工具144对入检基板310进行形变测量。入检基板310可能已经历了先前的一些工艺，如薄膜沉积、退火、化学机械研磨(CMP)和光刻工艺。要经常观察入检基板310的形变(例如，弯度、曲度或波度)。例如，当堆叠膜(如氧化硅、氮化硅和金属层)已经沉积在入检基板310上时，堆叠的每层膜可有助于累积入检基板310中的复合应力。在膜形成过程中，根据每个膜的类型、厚度和容纳条件，可以压缩或拉伸入检基板310的复合应力，这样会导致入检基板310变成凸形、凹形或其他形状。该形变可以是整体形变(例如，整个晶圆)或局部形变(例如，晶圆的一部分)。再如，由于形成在入检基板310中的每个膜层之间存在不同的热膨胀，所以在退火工艺过程中，可能会增强整个热力应力，进而可能引起入检基板310的弯曲或形变。再如，当CMP工艺去除入检基板310中的顶层时，全部的增强应力会发生改变同时也会导致形变情况的改变。当对这样的入检基板310进行光刻图案化工艺时，形变可能会引起重叠误差。因为在先前的工艺中每个入检基板310可能经历了不同的工艺条件，所以形变诱发的重叠(defiOVL)误差具有实时性且很难被预测。
[0045]在本实施例中，入检基板310接受形变测量工具144的测量，以得到构型变化的精确定量测量，被称为形变数据312。形变测量工具144包括扫描干涉仪、光学扫描弯度计、原子力显微术和其他适合的工具。在一个实施例中，如图4所示,使用KLA-Tencor Corp.公司提供的工艺控制和产量管理工具测量入检基板310，然后生成形变数据312的二维构型图。在其他实施例中，使用Zygo Gradient Corp.公司提供的计算机控制和工艺监控工具将入检基板310的形变数据312显示为三维构型图。
[0046]光刻工艺200进行步骤206，其中，通过形变数据312生成defiOVL修正314。使用一种或多种预定算法生成defiVOL修正314。预定算法可包括关于与形变测量对应的重叠误差的先前数据的实验公式。在一个实施例中，实验公式表示为:
[0047]DefiOVL = TGXK
[0048]其中，TG表示构型(topography)梯度，K表示常数，而TG和K是由工艺条件,如当前光刻步骤、先前的工艺步骤和退去膜类型确定。在本实施例中，从入检基板310获得defiOVL修正314，因此，defiOVL修正314包含实时的特征。然后在对入检基板310进行曝光之前，将defiOVL修正314提供给曝光模块110，以实现实时defiOVL控制，下文中会给出详细的介绍。
[0049]在步骤204和206的同时，光刻工艺200进行步骤205，其中，对图案化基板510进行重叠测量。图案化基板510是接收图案化工艺之后的先前的入检基板310，下文中会给出详细介绍。使用图1所示的重叠工具142可以进行重叠测量。重叠工具142可包括基于图像的重叠计量系统或基于衍射的重叠计量系统。例如，重叠工具142具有扫描和生成重叠图像的相机。重叠图像可能是图案化基板510上的重叠标记的数字化图像。不同的配置中均可有重叠标记，如盒中盒(box-1n-box)、框中框(frame-1n-frame)以及盒中交叉(cross-1n-box)。使用不同图像分析算法，使重叠图像成为数字化图像和工艺，以确定重叠误差412，如重叠误差图。如图5所示的实例，通过重叠误差412生成虚拟重叠误差图。在逐点详述的基础上，通过比较重叠图像生成的重叠测量，创建虚拟重叠误差图。工艺单元之间，如当前工艺的曝光工具和先前工艺的曝光工具之间、掩膜和基板之间和/或工艺变化之间的不匹配或失准可能引起重叠误差412。重叠误差412被称为单元诱发的重叠(uni0VL)误差。
[0050]在步骤204和206的同时，光刻工艺200进行步骤207，其中，通过uniiOVL误差412生成uniiOVL修正414。将uniiOVL 412传送到数据库413。数据库413管理几种类型的数据库，如掩膜数据库、重叠偏移数据库和uniiOVL误差412。掩膜数据库包含表示符合预定掩膜设计标准(如⑶SI1、OASIS或和应用材料(Applied Material)的注册商标)的掩膜部件。重叠偏移数据库包括专门为掩膜设计的且包含在掩膜中的偏移。在数据库413中，通过对数据库413中的数据库(如掩膜数据库、重叠偏移数据库和uniiOVL误差412)进行预定算法，以确定重叠修正。重叠修正414被称为uniiOVL修正。对入检基板310进行曝光之前，将uniiOVL修正414馈送给曝光模块110，下文会进行详细的介绍。
[0051]光刻工艺200进行步骤208，其中，图案化入检基板310以形成图案化基板510。用光刻胶层涂覆入检基板310。例如，如图1所示，跟踪模块120涂覆光刻胶层。进行曝光之前，可调整曝光工艺参数以与defiOVL修正314和uniiOVL修正414相对应。然后，被光刻胶层涂覆的入检基板接收来自曝光参数被调整的曝光模块110的辐射能。
[0052]光刻工艺200进行步骤210，其中，形成图案化基板510。在接收曝光之后，对入检基板310进行曝光后烘烤(PEB)和显影工艺，以形成图案化基板510。采用与步骤205中所描述的很多方法类似的方法对图案化基板510进行另外的重叠测量。利用图案化基板510的重叠误差测量结果生成下次操作曝光工艺的新uniiOVL修正。
[0053]光刻工艺200之前、其中和之后可以提供附加步骤，对于方法的其他实施例中，可以代替或去除上述描述的一些步骤。此外，有些步骤可以和其他步骤同时进行。
[0054]基于上述描述可知，本公开提供一种批次(run-to-run，R2R)重叠控制的工艺。该工艺不仅提供了单元诱发的重叠误差控制，还提供了实时的形变诱发的重叠误差控制。
[0055]本公开提供了光刻工艺的许多不同实施例，而与现有技术相比，光刻工艺的一个或多个方面都有所提高。在一个实施例中，光刻工艺包括提供光刻系统。光刻系统包括曝光模块和重叠模块。光刻工艺还包括接收入检基板，使用重叠模块对入检基板进行形变测量，通过形变测量结果得出形变诱发的重叠(defiOVL)修正，然后将defiOVL修正前向馈送给曝光模块，最后使用具有defiOVL修正的曝光模块对入检基板进行曝光处理。
[0056]在其他实施例中，光刻工艺包括提供光刻系统。光刻系统包括曝光模块、跟踪模块和重叠模块。光刻工艺还包括接收入检基板和重叠偏移，对重叠模块中的入检基板进行形变测量，通过形变测量结果生成形变诱发的重叠(defiOVL)修正，以及将defiOVL修正前向馈送给曝光模块。随着defiOVL修正的生成，光刻工艺还包括通过重叠偏移生成单元诱发的重叠(uniiOVL)修正，然后将uniiOVL修正前向馈送给曝光模块，最后使用具有defiOVL修正和uniiOVL修正的曝光模块对入检基板进行曝光工艺。
[0057]在其他实施例中，光刻工艺包括提供光刻系统。光刻系统包括曝光模块、跟踪模块和重叠模块。光刻工艺还包括接收其上具有不同部件和层的入检半导体晶圆和单元诱发的重叠(uniiOVL)修正，对重叠模块中的入检半导体晶圆进行形变测量，对形变测量结果进行预定算法，以通过形变测量结果得到形变诱发的重叠(defiOVL)修正，然后将defiOVL修正前向馈送给曝光模块，最后使用具有defiOVL修正的曝光模块曝光入检半导体晶圆。
[0058]上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
【权利要求】
1.一种光刻工艺，包括: 提供光刻系统，所述光刻系统包括曝光模块和重叠模块； 在所述光刻系统中接收入检基板； 通过所述重叠模块对所述入检基板进行形变测量； 根据所述形变测量得出形变诱发的重叠(defiOVL)修正； 将所述defiOVL修正前馈给所述曝光模块；以及 利用所述defiOVL修正，通过所述曝光模块对所述入检基板进行曝光处理。
2.根据权利要求1所述的工艺，其中，所述入检基板是半导体晶圆。
3.根据权利要求2所述的工艺，其中，所述半导体晶圆包括形成在其上的多个层。
4.根据权利要求2所述的工艺，其中，所述半导体晶圆包括形成在其上的多个部件。
5.根据权利要求1所述的工艺，其中，通过对所述形变测量应用预定算法来得出所述defiOVL 修正。
6.根据权利要求5所述的工艺，其中，所述预定算法包括实验公式DefiOVL= TGXK,其中，TG表示构型梯度，K为常数。
7.根据权利要求1所述的工艺，进一步包括: 在所述形变测量之后，用光刻 胶层涂覆所述入检基板。
8.根据权利要求1所述的工艺，其中，所述基板包括图案化光刻胶层，所述工艺进一步包括: 对所述图案化光刻胶层进行重叠测量； 根据所述重叠测量和重叠偏移得出单元诱发的重叠(uniiOVL)修正；以及将所述uniiOVL修正前馈给所述曝光模块，其中，所述曝光处理包括使用所述uniiOVL修正图案化所述入检基板。
9.一种光刻工艺，用于含曝光模块、跟踪模块和重叠模块的光刻系统，所述工艺包括: 接收入检基板； 接收重叠测量； 使用所述重叠模块对所述入检基板进行形变测量； 根据形变测量结果得出形变诱发的重叠(defiVOL)修正； 将所述defiOVL修正前馈给所述曝光模块； 在生成所述defiOVL修正时,根据所述重叠测量得出单元诱发的重叠(uniiOVL)修正； 将所述uniiOVL修正前馈给所述曝光模块；以及 利用所述defiOVL修正和所述uniiOVL修正，通过所述曝光模块对所述入检基板进行曝光处理。
10.一种光刻工艺，包括: 接收其上形成有各种部件和层的入检半导体晶圆； 接收单元诱发的重叠(uniiOVL)修正； 在重叠模块中对所述入检半导体晶圆进行形变测量； 通过对形变测量结果应用预定算法，根据所述形变测量结果得出形变诱发的重叠(defiOVL)修正；将所述defiOVL修正前馈给曝光模块；以及利用所述defiOVL 修正，通过所述曝光模块对所述入检基板进行曝光处理。
【文档编号】G03F7/20GK103543611SQ201210407666
【公开日】2014年1月29日 申请日期:2012年10月23日 优先权日:2012年7月16日
【发明者】李永尧, 王盈盈, 刘恒信, 林进祥 申请人:台湾积体电路制造股份有限公司