Soi基波导耦合器及其制备方法
【专利摘要】本发明提供一种SOI基波导耦合器及其制备方法，包括以下步骤：提供一SOI衬底，在所述SOI衬底的顶层硅上形成第一氧化层；在所述第一氧化层上形成第一窗口；自该第一窗口外延生长形成硅岛；在所述硅岛外形成第二氧化层；在所述硅岛上表面的部分第二氧化层上形成第二窗口；湿法腐蚀，在所述第二窗口下的硅岛处形成倾斜角为0.5°-4°的斜面，再去除剩余的第二氧化层；套准光刻后构图，形成垂直和水平方向尺寸分别线性减小的耦合器。本发明利用硅外延生长、各向异性溶液腐蚀等硅微机械加工工艺在SOI上制作波导耦合器，工艺稳定可靠，提高光纤与硅基波导及各种小尺寸光子学器件之间的耦合效率。
【专利说明】SOI基波导耦合器及其制备方法
【技术领域】
[0001]本发明涉及一种SOI基波导耦合器及其制备方法，利用微机械加工技术以及材料的外延生长技术，能够提高光纤与硅基集成光器件的耦合效率，属于光电子【技术领域】。
【背景技术】
[0002]长期以来，硅基光波导器件并没有大规模的应用于实际通信系统。一个很重要的原因是由于单模传输波导中的模斑尺寸小于lym，而普通单模光纤中的模斑尺寸为8?10 μ m，由于二者之间模斑尺寸及有效折射率失配，光从光纤进入小尺寸的硅基波导通常会带来很大的损耗。所以在集成光电子学领域，小尺寸光电子器件与光纤之间的耦合问题是一个长期具有挑战性的课题。
[0003]自20世纪60年代光电子研究开始，基于损耗分析，为了降低光纤和波导以及光纤和光子晶体之间的模式失配和有效折射率失配，国内外研究人员己经提出了许多耦合方法。在集成光路中，通常采用楔形结构的耦合器来跟外界的元件连接。楔形耦合器的功能就是把光纤中的模式转化为波导中的模式。正向楔形结构是最直观的一种结构，与光纤连接的一端扩展为光纤尺寸大小，与小尺寸光电子器件连接的一端拉成楔形，一般包括二维楔形耦合器和三维楔形耦合器两种结构。其中，二维楔形耦合器结构较简单，研究较为成熟，目前己通过对边界曲线形状和耦合长度的控制实现了较高的藕合效率。然而，由于在垂直方向的尺寸限制，其模场分布一般为扁平的椭圆形，与通用光纤的圆形高斯模场分布严重失配，大大降低了光纤与耦合器入射波导的耦合效率，在实际应用上具有很大的局限性。目前三维楔形耦合器的研究主要集中在理论分析和模拟上，水平方向和垂直方向灵活的尺寸变化使其有效提高了与光纤模场的匹配，具有更高的实用价值。
[0004]由于三维耦合器输出波导与输入波导的厚度差，目前所应用的制备方法中，输出波导及三维耦合器区域均采用干法刻蚀工艺实现，其表面质量较差，由于表而粗糙所引起的散射损耗不容忽视，严重影响了耦合器件的耦合效率。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SOI基波导耦合器及其制备方法，用于解决现有技术中光纤与波导耦合器之间模场失配非常大，从而影响耦合器耦合效率的问题。
[0006]为实现上述目的及其他相关目的，本发明提供一种SOI基波导耦合器制备方法，该方法至少包括以下步骤:
[0007]I)提供一 SOI衬底，所述SOI衬底包括支撑衬底、位于该支撑衬底上的埋氧层以及位于该埋氧层上、晶面为(111)面的顶层硅；
[0008]2)在所述SOI衬底的顶层硅上形成第一氧化层；
[0009]3)在所述第一氧化层上形成第一窗口 ；
[0010]4)自该第一窗口外延生长形成硅岛；[0011]5)在所述硅岛外形成第二氧化层；
[0012]6)在所述硅岛上表面的部分第二氧化层上形成第二窗口 ；
[0013]7)将步骤6)之后获得的结构放入各向异性腐蚀溶液中腐蚀在所述第二窗口下的硅岛处形成倾斜角为0.5° -4°的斜面，再去除剩余的第二氧化层；
[0014]8)套准光刻后进行干法刻蚀，形成水平方向的楔形，最终获得水平和垂直方向尺寸分别线性减小的耦合器。
[0015]优选地，所述各向异性腐蚀溶液为KOH或TMAH溶液。
[0016]优选地，所述步骤7)中剩余的第二氧化层通过BOE或HF湿法腐蚀去除。 [0017]优选地，在步骤8)之后还包括去胶以及清洗的步骤。
[0018]优选地，所述步骤4)中形成的硅岛为长方体。
[0019]本发明还提供一种SOI基波导耦合器，该耦合器包括SOI衬底以及位于所述顶层硅上的三维耦合器结构；所述SOI衬底包括支撑衬底、位于该支撑衬底上的埋氧层以及位于该埋氧层上、晶面为(111)面的顶层硅；所述三维耦合器结构包括大尺寸输入波导结构、小尺寸输出波导结构以及对应连接所述大尺寸输入波导结构和小尺寸输出波导结构的垂直和水平方向尺寸分别线性减小的结构。
[0020]优选地，所述顶层硅的厚度范围为0.2 μ m~I μ m。
[0021]优选地，所述埋氧层的厚度范围为0.2μπι~3μπι。
[0022]优选地，所述支撑衬底为硅衬底，其晶向为〈111〉或〈100〉或〈110〉。
[0023]本发明具有可控性强，与CMOS工艺兼容的特点，所制作的波导耦合器在垂直方向和水平方向上的尺寸变化和耦合长度均可根据不同器件的需求而灵活变化，并且有效的提高了光纤与小尺寸光器件的耦合效率，具有很强的应用价值。
【专利附图】
【附图说明】
[0024]图1显示为本发明的SOI基波导耦合器的部分工艺流程示意图；
[0025]图2-9显示为图1所述的制备的具体过程，其中:
[0026]图2显示为所提供的SOI圆片的截面图；
[0027]图3显示为SOI表面氧化后的截面图；
[0028]图4显示为外延生长窗口的截面图；
[0029]图5显示为生长的长方形硅岛的示意图；
[0030]图6显示为高温氧化后形成各向异性腐蚀窗口的截面图；
[0031]图7显示为各向异性腐蚀并去除氧化层之后所得的垂直方向尺寸线性变化
[0032]的斜面结构剖面图；
[0033]图8显示为本发明SOI基波导耦合器的结构俯视图。
[0034]图9显示为本发明SOI基波导耦合器的结构图。
[0035]元件标号说明
[0036]底层硅I
[0037]埋氧层2
[0038]顶层硅3
[0039]第一氧化层4[0040]第一窗口5
[0041]硅岛6
[0042]小尺寸输出波导结构61
[0043]垂直和水平方向尺寸分别62
[0044]线性减小的三维楔形耦合
[0045]器结构
[0046]大尺寸输入波导结构63
[0047]第二氧化层7
[0048]第二窗口8
【具体实施方式】
[0049]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或 应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0050]请参阅图1至图9所示。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0051]本发明要解决的技术问题是提供一种基于硅微机械加工技术和材料外延生长技术实现的波导耦合器及其制备方法。工艺步骤大致为:对初始的SOI圆片进行选择外延工艺，外延生长出一个硅岛，再利用单晶硅不同晶面的选择性腐蚀特性，采用各向异性腐蚀、光刻、干法刻蚀等微电子相关工艺得到水平和垂直方向分别做线性变化的三维楔形波导耦合器的结构。
[0052]为解决上述技术问题，本发明提供的制备方法包括下列步骤:
[0053](I)根据需求确定选用的SOI圆片参数，包括顶层硅厚度和埋氧层厚度；
[0054](2)氧化，在SOI表面形成氧化层，光刻，腐蚀，在氧化层表面形成用于外延的腐蚀
窗口 ；
[0055](3)进行硅的外延生长，形成长方体硅岛；
[0056](4)氧化，在硅岛表面形成另一氧化层，光刻，腐蚀，在氧化层表面形成各向异性腐蚀窗口 ；
[0057](5)将样品置于各向异性腐蚀溶液中腐蚀并去除氧化层，获得与SOI表面倾斜角为0.5° -4°的斜面，其纵向尺寸呈线性变化；
[0058](6)套准光刻，干法刻蚀，形成在垂直和水平方向尺寸分别线性变化的耦合器；
[0059](7)去胶、划片、清洗，完成同时在垂直和水平方向分别线性变化的SOI基三维楔形耦合器的制备。
[0060]根据本发明的制备方法，选用的SOI圆片的顶层硅表面为(111)晶面，厚度范围为
0.2μπι-1μπι0衬底硅的晶向可以为〈111〉，或〈100〉，或〈110〉。硅岛的形成方式是使用选择外延工艺，在顶层硅选定的位置外延生长出所需要大小的硅岛。[0061]在硅岛表面形成的各向异性腐蚀窗口为长方形，各向异性腐蚀窗口的长度等于所涉及的三维楔形耦合器的楔形耦合区域的长度。在各向异性腐蚀过程中，腐蚀区域位于长方形硅岛上，所采用的腐蚀液为KOH或TMAH溶液。各向异性腐蚀后，得到一个与SOI圆片表面呈倾斜的平面，倾斜角为0.5° -4°。该斜面即为三维耦合器区域，实现了垂直方向上的尺寸线性变化。各向异性腐蚀后，SiO2掩膜层通过BOE或HF湿法腐蚀去除。
[0062]上面制备的倾斜角为0.5° -4°的斜面完成后，套准光刻采用的为带有水平方向尺寸线性变化楔形图案的掩膜板，套准光刻后的构图采用干法刻蚀实现。
[0063]在生产过程中，由于单晶硅(111)面表面悬挂键密度很小，且极易产生钝化，故硅晶圆生产厂商所提供的(111)圆片表面并不是真正的(111)面，而是与(111)面呈一定夹角的晶面，此夹角一般为0.5° -4°，利用硅片制备的(111) SOI圆片表面具有相同的晶向。
[0064]在各向异性腐蚀过程中，(111)面具有极低的腐蚀速率。因此，经过一段时间的腐蚀后，SOI圆片表面所露出的边界就是真正的(111)晶面，与原SOI表面呈0.5° -4°的夹角。
[0065]利用顶层硅晶面为(111)的SOI材料这一特性，将选择性外延之后的SOI材料表面氧化后，光刻刻蚀在材料表面开腐蚀窗口，在KOH或TMAH等各向异性腐蚀溶液中腐蚀足够时间，根据硅晶片不同晶面的选择性腐蚀特性，材料表面的真正的硅(111)晶面露出，正是三维楔形变化所需要的0.5° -4°的斜面，其纵向尺寸呈线性变化，长度及厚度均可严格控制，垂直方向的斜率为0.008?0.07。得到该(111)斜面后，采用干法刻蚀工艺刻蚀加工，以实现耦合器水平方向的线性变化，从而得到纵向尺寸和横向尺寸同时线性变化的SOI基三维楔形稱合器。
[0066]为了更好地理解本发明的目的和优点，详细阐述本发明的技术方案，下面结合附图对本发明做进一步的描述。
[0067]图1为本发明所提供的波导耦合器的制备方法流程。如图2至9所示，该制备方法包括以下步骤:
[0068]步骤一，请参阅图2所示，根据需要选择适当的SOI圆片的参数，所述SOI圆片包括支撑衬底1、位于该支撑衬底I上的埋氧层2以及位于该埋氧层2上、晶面为(111)面的顶层硅3 ;其中埋氧层2的厚度范围大致为0.2-3 μ m ;顶层硅3的厚度范围大致为0.2 μ m?I μ m0
[0069]步骤二，氧化。在步骤一提供的SOI材料上表面形成第一氧化层4。氧化后剖面结构如图3所示。
[0070]步骤三，刻蚀。采用常规的光刻工艺以及湿法腐蚀工艺在该第一氧化层4上形成第一窗口 5直至暴露出位于该埋氧层2上、晶面为(111)面的顶层硅3。其剖面结构如图4所示。
[0071]该步骤中使用的腐蚀溶液为BOE溶液或HF溶液。该第一窗口 5平行于SOI圆片的对准边，其平行于SOI对准边的边长最好是远大于所涉及耦合器的耦合长度。
[0072]步骤四，自所述第一窗口外延生长单晶硅，本实施例中，外延长出一个长方体硅岛
6。其剖面结构如图5所示。
[0073]该步骤中使用的生长方法为外延生长工艺，该工艺生长出的硅仍为单晶硅，它的晶向和顶层硅的晶向相同，其表面仍为(111)面。由于第一氧化层4 (本实施例中，即为SiO2掩膜层)是不会外延生长娃的,所以该工艺会形成一个长方体娃岛。所述娃岛的表面为(111)面，硅岛的横截面形状大小和所述第一窗口 5的形状大小相同。
[0074]步骤五，继续氧化。在所述硅岛外面形成第二氧化层7，并继续刻蚀，采用常规的光刻工艺以及湿法腐蚀工艺在所述硅岛6上形成第二窗口 8 (各向异性腐蚀窗口)直至暴露出所述娃岛6。其剖面结构如图6所示。
[0075]在该步骤中，硅岛6上表面构图形成的各向异性腐蚀窗口通过湿法腐蚀实现，其腐蚀溶液为BOE溶液或HF溶液。该各向异性腐蚀窗口与长方体硅岛上表面大致对准，构图形成第二腐蚀窗口 8后,曝露出的腐蚀区域位于长方体娃岛6上,各向异性腐蚀窗口 8平行于SOI圆片对准边的边长等于所设计的三维楔形耦合器的楔形耦合区域62的长度。
[0076]步骤六，将形成有第二腐蚀窗口 8的SOI圆片放置于各向异性腐蚀溶液中腐蚀，直至在所述第二窗口 8下的硅岛6上形成倾斜角为0.5° -4°的斜面，再去除其余的第二氧化层7。其剖面图如图7所示。
[0077]在各向异性腐蚀过程中，腐蚀区域为长方体硅岛的上表面(本实施例中为长方形)区域，所采用的腐蚀液为KOH或TMAH溶液，通过控制腐蚀溶液浓度和腐蚀温度来控制各向异性腐蚀的速度。该技术属于本领域的公知常识，在此不再赘述。各向异性腐蚀后，所述第二氧化层7 (本实施例中即SiO2掩膜层)通过BOE溶液或HF溶液湿法腐蚀方法去除。本实施例中，这个步骤获得与SOI圆片表面倾斜角为4° ±1°的斜面，使得在垂直方向上的尺寸均匀减小。
[0078]步骤七，套准光刻，构图形成在垂直和水平方向尺寸分别线性减小的耦合器结构，其俯视图结构如图8所示。
[0079]在该步骤中，套准光刻采用的是带有水平方向尺寸线性减小(本实施例中为楔形)图案的掩膜版，套准光刻后的构图采用干法刻蚀实现。干法刻蚀后形成的三维耦合器结构包括大尺寸输入波导结构63、小尺寸输出波导结构61以及对应连接所述大尺寸输入波导结构和小尺寸输出波导结构的垂直和水平方向尺寸分别线性减小的结构62。采用掩膜版干法刻蚀形成所需图形属于本领域的公知常识，在此不再赘述。
[0080]步骤八，去除光刻胶，划片，清洗，完成SOI基三维楔形耦合器结构的制备。
[0081]本发明提供一种利用硅外延生长、各向异性溶液腐蚀等硅微机械加工工艺在绝缘体上的硅(SOI)圆片上制作的波导耦合器，制作工艺稳定可靠，而且能够改善输出波导及其连接的微纳尺寸器件区域表面质量，提高光纤与硅基波导及各种小尺寸光子学器件之间的耦合效率。
[0082]综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0083]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【权利要求】
1.一种SOI基波导耦合器制备方法，其特征在于，该方法至少包括以下步骤: 1)提供一SOI衬底，所述SOI衬底包括支撑衬底、位于该支撑衬底上的埋氧层以及位于该埋氧层上、晶面为(111)面的顶层硅； 2)在所述SOI衬底的顶层硅上形成第一氧化层； 3)在所述第一氧化层上形成第一窗口； 4)自该第一窗口外延生长形成硅岛； 5)在所述硅岛外形成第二氧化层； 6)在所述硅岛上表面的部分第二氧化层上形成第二窗口； 7)将步骤6)之后获得的结构放入各向异性腐蚀溶液中腐蚀在所述第二窗口下的硅岛处形成倾斜角为0.5° -4°的斜面，再去除剩余的第二氧化层； 8)套准光刻后进行干法刻蚀，形成水平方向的楔形，最终获得水平和垂直方向尺寸分别线性减小的耦 合器。
2.根据权利要求1所述的SOI基波导耦合器制备方法，其特征在于:所述各向异性腐蚀溶液为KOH或TMAH溶液。
3.根据权利要求1所述的SOI基波导耦合器制备方法，其特征在于:所述步骤7)中剩余的第二氧化层通过BOE或HF湿法腐蚀去除。
4.根据权利要求1所述的SOI基波导耦合器制备方法，其特征在于:在步骤8)之后还包括去胶以及清洗的步骤。
5.根据权利要求1所述的SOI基波导耦合器制备方法，其特征在于:所述步骤4)中形成的硅岛为长方体。
6.一种SOI基波导耦合器，其特征在于:该耦合器包括 SOI衬底，所述SOI衬底包括支撑衬底、位于该支撑衬底上的埋氧层以及位于该埋氧层上、晶面为(111)面的顶层硅； 位于所述顶层硅上的三维耦合器结构，所述三维耦合器结构包括大尺寸输入波导结构、小尺寸输出波导结构以及对应连接所述大尺寸输入波导结构和小尺寸输出波导结构的垂直和水平方向尺寸分别线性减小的结构。
7.根据权利要求6所述的SOI基波导耦合器，其特征在于:所述顶层硅的厚度范围为0.2 μ m ~1 μ m0
8.根据权利要求6所述的SOI基波导耦合器，其特征在于:所述埋氧层的厚度范围为0.2_3 u π?ο
9.根据权利要求6所述的SOI基波导耦合器，其特征在于:所述支撑衬底为硅衬底，其晶向为〈111〉或〈100〉或〈110〉。
【文档编号】G02B6/122GK103926648SQ201310015359
【公开日】2014年7月16日 申请日期:2013年1月16日 优先权日:2013年1月16日
【发明者】武爱民, 甘甫烷, 李 浩, 盛振, 王曦 申请人:江苏尚飞光电科技有限公司, 中科院南通光电工程中心, 中国科学院上海微系统与信息技术研究所