本发明涉及显示技术领域，特别涉及一种阵列基板，其驱动方法及显示装置。
背景技术：
目前，一般显示面板中包括：多个源极驱动芯片(datadriverintegratedcircuit)、多个子像素，多条数据线。其中，一列子像素连接一条数据线，每个源极驱动芯片分别对应显示面板中的一个区域，每个源极驱动芯片连接对应区域内的数据线。然而，随着显示面板的ppi(pixelsperinch，每英寸所拥有的像素数目)升高，数据线增多，源极驱动芯片也随之增加，从而使得功耗也增加，且不利于显示面板实现窄边框设计。并且，数据线用于向连接的子像素传输数据信号，然而，由于一条数据线连接一列中所有子像素，在数据线传输线路上的负载较大时，会使数据线传输的数据信号的衰减较大，影响显示面板的显示效果。
技术实现要素：
本发明实施例提供一种阵列基板，其驱动方法及显示装置，用以降低功耗以及提高画面显示效果。
因此，本发明实施例提供了一种阵列基板，包括：阵列排布的多个子像素、多个数据输入端、多条数据线；至少一列子像素对应偶数条数据线，对应同一列子像素的所述偶数条数据线中各数据线连接该列中不同的子像素；
所述阵列基板还包括：与所述偶数条数据线中每一条数据线一一对应的开关控制单元；其中，部分列子像素对应的偶数条数据线中的所有数据线通过对应的开关控制单元与同一数据输入端连接；并且连接同一数据输入端的开关控制单元的控制端分别与一一对应的时钟控制信号端连接。
可选地，在本发明实施例提供的阵列基板中，所述子像素具有多种颜色，同一列中子像素的颜色相同，不同列中子像素的颜色不同。
可选地，在本发明实施例提供的阵列基板中，至少一种颜色子像素中每一列子像素分别对应m条数据线；所述m条数据线中的第m条数据线与第mk-(m-m)行子像素连接；其中，m为大于或等于2的偶数；m为大于或等于1且小于或等于m的整数，k为正整数。
可选地，在本发明实施例提供的阵列基板中，所述子像素包括：沿行方向依次排列的y种颜色子像素；y为大于或等于2的整数；
相邻的2y列子像素分为一个列组，同一所述列组中的第偶数列子像素对应的数据线连接的数据输入端相同，第奇数列子像素对应的数据线连接的数据输入端相同；并且不同所述列组对应的数据输入端不同。
可选地，在本发明实施例提供的阵列基板中，针对同一种颜色子像素对应的m条数据线，各所述第m条数据线连接的开关控制单元连接同一时钟控制信号端；
不同颜色子像素对应连接的时钟控制信号端不同。
可选地，在本发明实施例提供的阵列基板中，y＝3，所述子像素包括：沿行方向依次排列的红色子像素、绿色子像素以及蓝色子像素。
可选地，在本发明实施例提供的阵列基板中，所述红色子像素中每一列子像素分别对应m条数据线，并且所述绿色子像素中每一列子像素分别对应m条数据线；或者，
每一颜色子像素中的每一列子像素分别对应m条数据线。
可选地，在本发明实施例提供的阵列基板中，所述开关控制单元包括：开关晶体管；
所述开关晶体管的栅极作为所述开关控制单元的控制端，所述开关晶体管的第一极与对应的数据输入端连接，所述开关晶体管的第二极与对应的数据线连接。
可选地，在本发明实施例提供的阵列基板中，所述开关晶体管包括：背沟道刻蚀型晶体管；和/或，
所述开关晶体管的有源层的材料包括金属氧化物半导体材料。
可选地，在本发明实施例提供的阵列基板中，每一所述偶数条数据线中的数据线分别设置于对应列子像素的两侧。
可选地，在本发明实施例提供的阵列基板中，所述阵列基板还包括：与所述数据线交叉且绝缘设置的多条栅线，每一行子像素对应连接一条栅线。
相应地，本发明实施例还提供了一种本发明实施例提供的阵列基板的驱动方法，包括：
在每一显示帧时间内，对每一条栅线加载栅极开启信号，对各数据输入端加载数据信号以及对各时钟控制信号端加载时钟信号；其中，各所述时钟信号具有相位差，且所述时钟信号的周期相同并均为所述栅极开启信号的时长的偶数倍。
可选地，在本发明实施例提供的驱动方法中，在向一条所述栅线输入栅极开启信号时，向每一所述数据输入端依次输入不同的数据信号，以及向各时钟控制信号端输入时钟信号，以使该行子像素依次输入数据信号。
可选地，在本发明实施例提供的驱动方法中，在所述m条数据线中的第m条数据线与第mk-(m-m)行子像素连接时，所述m条数据线中且连接相邻两行子像素的数据线所对应的时钟信号的相位差为
可选地，在本发明实施例提供的驱动方法中，同一列子像素输入极性相同的数据信号，每相邻两列子像素输入极性相反的数据信号。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的阵列基板。
本发明有益效果如下：
本发明实施例提供的阵列基板，其驱动方法及显示装置，通过使至少一列子像素对应偶数条数据线，并且该偶数条数据线中各数据线连接该列中不同的子像素，可以使该偶数条数据线中的每一条数据线的负载降低，从而可以降低数据信号的衰减程度。并且通过使部分列子像素对应的偶数条数据线中的所有数据线通过对应的开关控制单元与同一数据输入端连接，并通过设置与偶数条数据线中的每一条数据线一一对应的开关控制单元，以及使连接同一数据输入端的开关控制单元的控制端分别与一一对应的时钟控制信号端连接，在驱动阵列基板时，向对应同一列子像素的时钟控制信号端加载具有相位差的时钟信号，可以实现通过较少的源极驱动芯片向子像素输入相应的数据信号。并且通过将该时钟信号的周期设置为相同且均为栅极开启信号的时长的偶数倍，从而将时钟信号的频率降低，根据公式p＝fcv2可知，可以实现降低功耗的效果。
附图说明
图1为相关技术中的阵列基板的结构示意图；
图2为图1所示的阵列基板的信号时序图；
图3为本发明实施例中的阵列基板的结构示意图之一；
图4为本发明实施例中的阵列基板的结构示意图之二；
图5为图3所示的阵列基板的信号时序图；
图6为图3所示的阵列基板中各子像素在一个显示帧时间内的极性示意图；
图7为采用共享电荷方式的信号时序图；
图8为图4所示的阵列基板的信号时序图。
具体实施方式
为了减少显示面板所用的源极驱动芯片的数量，可采用多路选择器(multiplexe，mux)技术。一般采用的mux技术的显示面板的阵列基板如图1所示，可以包括：多个像素单元10，多条数据线data、与每条数据线data对应的晶体管tf、多个数据输入端da_a(a为大于或等于1且小于或等于a的整数，a为数据输入端的总数，图1以相邻6列子像素对应2个数据输入端为例)、多个时钟控制信号端sw_x(x为大于或等于1且小于或等于x的整数，x为时钟控制信号端的总数，图1以x＝3为例)，以及多条栅线gate_b(b为大于或等于1且小于或等于b的整数，b为栅线的总数)；其中，每个像素单元10由rgb三个子像素11构成，每个子像素中具有薄膜晶体管和像素电极，每列子像素11连接一条数据线data，每行子像素11连接一条栅线gate_b、与一列子像素11相连的一条数据线data分别通过一个晶体管tf连接一个数据输入端da_a，数据输入端da_a用于与源极驱动芯片的端口相连。其中，不同像素单元中同颜色子像素11对应的晶体管tf由同一个时钟控制信号端sw_x控制。
图1所示的阵列基板的信号时序图，如图2所示，其中g1～g4分别代表栅线gate_1～gate_4上加载的栅极扫描信号，其中栅极扫描信号中的高电平信号代表栅极开启信号，用于控制子像素11中的薄膜晶体管导通，低电平信号代表栅极截止信号，用于控制子像素11中的薄膜晶体管截止。sw_1～sw_3分别代表时钟控制信号端sw_1～sw_3中加载的时钟信号。时钟信号sw_1～sw_3的周期tsw相同并均与栅极开启信号的时长相同。例如，以栅极开启信号的时长为3t0，则时钟信号sw_1～sw_3的周期tsw为3t0。da_1与da_2分别代表数据输入端da_1与da_2中加载的数据信号。具体地，当一条栅线gate_b加载栅极开启信号时，多路选择器轮流向三个时钟控制信号端sw_x提供导通信号(即用于使晶体管tf导通的信号，例如，sw_1～sw_3中的高电平信号)，使每个数据输入端da_a的数据信号依次进入一个像素单元10的rgb三个子像素11，从而实现了用源极驱动芯片的每个端口驱动三条数据线data，从而可以降低源极驱动芯片的使用数量。
一般，每一显示帧时间内的功耗p可以满足公式：p＝fcv2，其中f代表时钟控制信号端sw_x的信号sw_x的频率，c代表所有数据线连接的寄生电容(一般将薄膜晶体管的寄生电容作为数据线连接的寄生电容)，v代表信号sw_x的高电平信号与低电平信号之间的电压差。
具体地，以r子像素为例，在每一显示帧时间内r子像素的功耗pr为：pr＝frcrvr2，其中，fr代表时钟控制信号端sw_1提供的信号sw_1的频率，cr代表所有r子像素对应的数据线的寄生电容，vr代表信号sw_1的高电平信号与低电平信号之间的电压差。根据pr＝frcrvr2可知，fr越小则pr越小。然而，根据图2可知，为了使每一行子像素均能输入数据信号，导致fr不能再降低了，使得pr也不能再降低了。同理，每一显示帧时间内g子像素的功耗pg＝fgcgvg2与b子像素的功耗pb＝fbcbvb2也不能再降低了。因此，总功耗pm＝pr+pg+pb＝3frcrvr2也不能再降低了。并且通过仿真模拟可以得到pm大约为240mw。
并且，数据线与子像素连接，指的是数据线与子像素中的薄膜晶体管的源极电连接。栅线与子像素连接，指的是栅线与子像素中的薄膜晶体管的栅极电连接。并且薄膜晶体管的漏极与像素电极电连接。因此，数据线的负载至少包括连接的薄膜晶体管的寄生电容。因此一条数据线连接的负载越大，会使数据线传输的数据信号的衰减较大。
基于此，本发明实施例提供了一种阵列基板，可以减低功耗和降低信号衰减。
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的阵列基板，其驱动方法及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
并且附图中各图形的大小和形状不反映阵列基板的真实比例，目的只是示意说明本发明内容。
如图3与图4(图3以至少一列子像素11对应2条数据线为例，图4以至少一列子像素11对应4条数据线为例)所示，本发明实施例提供的阵列基板，可以包括：阵列排布的多个子像素11、多个数据输入端da_a(a为大于或等于1且小于或等于a的整数，a为数据输入端的总数)、多条数据线data；其中，至少一列子像素11对应偶数条数据线，即至少一列子像素11对应m条数据线，对应同一列子像素的偶数条数据线中各数据线data_m(m为大于或等于1且小于或等于m的整数；m为大于或等于2的偶数)连接该列中不同的子像素，以对该列中各子像素输入数据信号。并且，阵列基板还可以包括：与偶数条数据线中每一条数据线data_m一一对应的开关控制单元22_m；其中，部分列子像素对应的偶数条数据线中的所有数据线data_m通过对应的开关控制单元22_m与同一数据输入端da_a连接；并且连接同一数据输入端da_a的开关控制单元22_m的控制端分别与一一对应的时钟控制信号端sw_x(x为大于或等于1且小于或等于x的整数，x为时钟控制信号端的总数，图3以x＝4为例，图4以x＝8为例)连接。
本发明实施例提供的上述阵列基板，通过使至少一列子像素对应偶数条数据线，并且该偶数条数据线中各数据线连接该列中不同的子像素，可以使该偶数条数据线中的每一条数据线的负载降低，从而可以降低数据信号的衰减程度。并且通过使部分列子像素对应的偶数条数据线中的所有数据线通过对应的开关控制单元与同一数据输入端连接，并通过设置与偶数条数据线中的每一条数据线一一对应的开关控制单元，以及使连接同一数据输入端的开关控制单元的控制端分别与一一对应的时钟控制信号端连接，在驱动阵列基板时，向对应同一列子像素的时钟控制信号端加载具有相位差的时钟信号，可以实现通过较少的源极驱动芯片向子像素输入相应的数据信号。并且通过将该时钟信号的周期设置为相同且均为栅极开启信号的时长的偶数倍，从而将时钟信号的频率降低，根据公式p＝fcv2可知，可以实现降低功耗的效果。
如图3与图4所示，在具体实施时，在本发明实施例中，阵列基板还可以包括：与数据线data交叉且绝缘设置的多条栅线gate_b(b为大于或等于1且小于或等于b的整数，b为栅线的总数)，每一行子像素对应连接一条栅线gate_b。各栅线gate_b用于传输栅极扫描信号。
在具体实施时，可以使每一个偶数条数据线中的数据线分别设置于对应列子像素的两侧。例如可以使每一个偶数条数据线中的部分数据线设置在对应列子像素的一侧，该偶数条数据线中的其余数据线设置在对应列子像素的另一侧。进一步地，为了使属于同一个偶数条数据线中的数据线均匀的设置在对应列子像素的两侧，在具体实施时，可以使属于同一偶数条数据线中的且设置于同一列子像素两侧的数据线的个数相同。例如，如图3所示，与1列子像素11对应的第1数据线data_1位于该列子像素11的一侧，第2数据线data_2位于该列子像素11的另一侧。如图4所示，与1列子像素11对应的第1数据线data_1和第2数据线data_2位于该列子像素11的一侧，第3数据线data_3和第4数据线data_4位于该列子像素11的另一侧。这样可以使数据线均匀设置。
一般采用多种颜色混合形成其他颜色的方式实现彩色画面显示。在具体实施时，子像素可以具有多种颜色，例如，子像素可以具有红色子像素、绿色子像素、蓝色子像素。当然，在实际应用中，子像素的颜色需要根据实际应用来设计确定，在此不作限定。在本发明实施例中，可以使同一列中子像素的颜色相同，不同列中子像素的颜色不同。例如，如图3与图4所示，同一列子像素的颜色可以为红色子像素r，则与该列红色子像素r相邻的子像素可以为绿色子像素g，也可以为蓝色子像素b。
在具体实施时，在本发明实施例中，可以使至少一种颜色子像素中每一列子像素分别对应m条数据线；m条数据线中的第m条数据线与第mk-(m-m)行子像素连接；其中，m为大于或等于2的偶数；m为大于或等于1且小于或等于m的整数，k为正整数。例如，如图3所示，m＝2，该2条数据线中的第1条数据线data_1与第2k-1行子像素连接；第2条数据线data_2与第2k行子像素连接。即通过第1条数据线data_1为第奇数行子像素传输数据信号，通过第2条数据线data_2为第偶数行子像素传输数据信号。如图4所示，m＝4，该4条数据线中的第1条数据线data_1与第4k-3行子像素连接；第2条数据线data_2与第4k-2行子像素连接，第3条数据线data_3与第4k-1行子像素连接；第4条数据线data_4与第4k行子像素连接。这样可以使至少一种颜色子像素对应的数据线的负载降低，以及使功耗降低。
在具体实施时，在本发明实施例中，部分列子像素对应的偶数条数据线中的所有数据线通过对应的开关控制单元与同一数据输入端连接，可以指的是：设置偶数条数据线的至少两列子像素所对应全部数据线连接同一数据输入端。这样可以采用较少的源极驱动芯片向子像素输入相应的数据信号。
由于每一个数据输入端用于与源极驱动芯片中的输出端口连接，为了减少液晶显示面板所用的源极驱动芯片的数量，可采用mux技术。一般将各个颜色子像素沿行方向依次排列在衬底基板上。在具体实施时，在本发明实施例中，如图3与图4(图3与图4均以y＝3为例)所示，子像素可以包括：沿行方向依次排列的y种颜色子像素；y为大于或等于2的整数；并且使相邻的2y列子像素分为一个列组，同一列组中的第偶数列子像素对应的数据线连接的数据输入端相同，第奇数列子像素对应的数据线连接的数据输入端相同；并且不同列组对应的数据输入端不同。这样可以使阵列基板实现列反转的驱动效果。
具体实施时，如图3与图4所示，可以使y＝3，此时子像素可以包括：沿行方向依次排列的红色子像素r、绿色子像素g以及蓝色子像素b。这样可以将依次排列的红色子像素r、绿色子像素g以及蓝色子像素b三个子像素作为一个像素单元10，以通过红、绿、蓝混色形成彩色画面。当然，y也可以为其他数值，这需要根据实际应用环境来设计确定，在此不作限定。如图3与图4所示，这样可以将相邻的6列子像素分为一个列组，即1个列组中包括2列红色子像素r、2列绿色子像素g、2列蓝色子像素b。并且同一列组中的第偶数列子像素对应的数据线连接的数据输入端相同，第奇数列子像素对应的数据线连接的数据输入端相同；并且不同列组对应的数据输入端不同。这样采用mux技术通过共用数据输入端的方式，可以降低使用的源极驱动芯片的数量。其中，如图3与图4所示，在同一列组中，第偶数列子像素对应的数据线连接数据输入端da_1，第奇数列子像素对应的数据线连接数据输入端da_2。一般显示面板的分辨率可以包括1920×1080、此时，可以具有180个列组，数据输入端可以具有360个。即可以仅采用360个数据输入端即可以实现向阵列基板中的子像素输入数据信号，从而实现减少显示面板所用的源极驱动芯片的数量。
在具体实施时，在本发明实施例中，可以使红色子像素r中每一列子像素分别对应m条数据线，并且使绿色子像素g中每一列子像素分别对应m条数据线，蓝色子像素b中每一列子像素对应1条数据线，此时，蓝色子像素不对应设置开关控制单元，而是通过蓝色子像素中的薄膜晶体管控制以输入对应的数据信号。当然，也可以仅使红色子像素r中每一列子像素分别对应m条数据线。或者，也可以仅使绿色子像素r中每一列子像素分别对应m条数据线。或者，也可以仅使蓝色子像素r中每一列子像素分别对应m条数据线。当然，为了进一步降低功耗和延迟，在具体实施时，在本发明实施例中，可以使每一颜色子像素中的每一列子像素分别对应m条数据线。如图3所示，红色子像素r中每一列子像素分别对应2条数据线，并且绿色子像素中每一列子像素分别对应2条数据线。如图4所示，红色子像素r中每一列子像素分别对应4条数据线，并且绿色子像素中每一列子像素分别对应4条数据线。在实际应用中，可以根据实际应用环境来设计各个颜色子像素对应的数据线，在此不作限定。
在具体实施时，在本发明实施例中，针对同一种颜色子像素对应的m条数据线，各第m条数据线连接的开关控制单元连接同一时钟控制信号端；并且不同颜色子像素对应连接的时钟控制信号端不同。例如，如图3所示，针对红色子像素r对应的2条数据线，各第1条数据线data_1连接的开关控制单元22_1连接同一时钟控制信号端sw_1，各第2条数据线data_2连接的开关控制单元22_2连接同一时钟控制信号端sw_2。针对绿色子像素g对应的2条数据线，各第1条数据线data_1连接的开关控制单元22_1连接同一时钟控制信号端sw_3，各第2条数据线data_2连接的开关控制单元22_2连接同一时钟控制信号端sw_4。如图4所示，针对红色子像素r对应的4条数据线，各第1条数据线data_1连接的开关控制单元22_1连接同一时钟控制信号端sw_1，各第2条数据线data_2连接的开关控制单元22_2连接同一时钟控制信号端sw_2。各第3条数据线data_3连接的开关控制单元22_3连接同一时钟控制信号端sw_3，各第4条数据线data_4连接的开关控制单元22_4连接同一时钟控制信号端sw_4。针对绿色子像素g对应的4条数据线，各第1条数据线data_1连接的开关控制单元22_1连接同一时钟控制信号端sw_5，各第2条数据线data_2连接的开关控制单元22_2连接同一时钟控制信号端sw_6。各第3条数据线data_3连接的开关控制单元22_3连接同一时钟控制信号端sw_7，各第4条数据线data_4连接的开关控制单元22_2连接同一时钟控制信号端sw_8。
在具体实施时，在本发明实施例中，如图3与图4所示，开关控制单元22_m可以包括：开关晶体管m0_m；其中，该开关晶体管m0_m的栅极作为开关控制单元22_m的控制端，该开关晶体管m0_m的第一极与对应的数据输入端连接，该开关晶体管m0_m的第二极与对应的数据线连接。
一般工艺制备的开关晶体管的类型多种多样，例如：可以有背沟道刻蚀型晶体管(backchanneletching，bce)、刻蚀阻挡型(etchingstopperlayer，esl)、顶栅型(topgate，tg)等。在具体实施时，在本发明实施例中，开关晶体管可以包括：背沟道刻蚀型晶体管。当然，在实际应用中，开关晶体管还可以为刻蚀阻挡型或顶栅型，这需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的阵列基板中，开关晶体管可以为n型晶体管。但是读者应知，本发明实施例仅是以开关晶体管为n型晶体管为例进行说明的，对于开关晶体管为p型晶体管的情况，设计原理与本发明相同，也属于本发明保护的范围。
一般采用金属氧化物半导体材料作为有源层的晶体管的漏电流较小，因此在具体实施时，在本发明实施例中，可以使开关晶体管的有源层的材料包括金属氧化物半导体材料。当然，由于采用低温多晶硅(lowtemperaturepoly-silicon，ltps)材料作为有源层的晶体管的迁移率高且可以做得更薄更小、功耗更低等，在具体实施时，也可以使开关晶体管的有源层的材料包括低温多晶硅材料，在此不作限定。
进一步地，在具体实施时，在本发明实施例中，可以使开关晶体管为背沟道刻蚀型晶体管，并且，开关晶体管的有源层的材料包括金属氧化物半导体材料。
在将本发明实施例提供的阵列基板应用到液晶显示面板中时，为避免液晶极化，需要进行反转，即提供给子像素的数据信号的极性应当变化，以使子像素中的驱动电场的方向改变。因此，在具体实施时，可以通过控制时钟控制信号端的时钟信号的时序，以及控制输入数据输入端的数据信号的极性，使子像素的极性变化。
下面分别以图3与图4所示的阵列基板为例结合信号时序图，对本发明实施例提供的阵列基板的驱动方法进行说明。
实施例一、
图3所示的阵列基板的信号时序图，如图5所示。
在图5中，g1～g4分别代表栅线gate_1～gate_4上加载的栅极扫描信号，其中栅极扫描信号中的高电平信号代表栅极开启信号，低电平信号代表栅极截止信号。sw_1～sw_4分别代表时钟控制信号端sw_1～sw_4中加载的时钟信号。时钟信号sw_1～sw_4的周期相同并均为栅极开启信号的时长的2倍。例如，以栅极开启信号的时长为3t0，则时钟信号sw_1～sw_4的周期为6t0。并且，时钟信号sw_1与sw_2具有
在一个显示帧时间内，在向第一条栅线gate_1输入栅极扫描信号g1时，第一行子像素r、g、b中的薄膜晶体管可以在栅极开启信号的控制下导通，在栅极截止信号的控制下截止。
在向第二条栅线gate_2输入栅极扫描信号g2时，第二行子像素r、g、b中的薄膜晶体管可以在栅极开启信号的控制下导通，在栅极截止信号的控制下截止。
在向第三条栅线gate_3输入栅极扫描信号g3时，第三行子像素r、g、b中的薄膜晶体管可以在栅极开启信号的控制下导通，在栅极截止信号的控制下截止。
在向第四条栅线gate_4输入栅极扫描信号g4时，第四行子像素r、g、b中的薄膜晶体管可以在栅极开启信号的控制下导通，在栅极截止信号的控制下截止。
因此，下面仅以向第一条栅线gate_1输入栅极扫描信号g1，向第二条栅线gate_2输入栅极扫描信号g2为例进行说明。具体地，将第一条栅线gate_1输入栅极开启信号的时间段命名为t1阶段，将第二条栅线gate_2输入栅极开启信号的时间段命名为t2阶段。其中，在t1阶段中，又分为t11、t12、t13三个阶段。在t2阶段中，又分为t21、t22、t23三个阶段。
在t11阶段中，由于sw_1为高电平信号，可以控制每一列红色子像素r对应的第1数据线data_1所连接的开关晶体管m0_1导通，从而使数据输入端da_2的数据信号-vr输入到每一列组中的第1列红色子像素r的第一行红色子像素r中，以使该红色子像素r的极性为负极性。并且，还可以使数据输入端da_1的数据信号+vr输入到每一列组中的第2列红色子像素r的第一行红色子像素r中，以使该红色子像素r的极性为正极性。
由于sw_2为低电平信号，可以控制每一列红色子像素r对应的第2数据线data_2所连接的开关晶体管m0_2截止。由于sw_3为高电平信号，可以控制每一列绿色子像素g对应的第1数据线data_1所连接的开关晶体管m0_1导通，从而可以使数据输入端da_1的数据信号+vr输入到每一列组中的第1列绿色子像素g的第一行绿色子像素g中，以及使数据输入端da_2的数据信号-vr输入到每一列组中的第2列绿色子像素g的第一行绿色子像素g中。由于sw_4为低电平信号，可以控制每一列绿色子像素g对应的第2数据线data_2所连接的开关晶体管m0_2截止。并且，每一列组中的第1列蓝色子像素b中的第一行蓝色子像素b也会输入-vr，第2列蓝色子像素b中的第一行蓝色子像素b也会输入+vr。并且由此可以看出，这样还可以对绿色子像素g和蓝色子像素b进行预充电。
在t12阶段中，由于sw_1为低电平信号，可以控制每一列红色子像素r对应的第1数据线data_1所连接的开关晶体管m0_1截止，因此每一列组中的第1列红色子像素r的第一行红色子像素r保持为-vr，第2列红色子像素r的第一行红色子像素r保持为+vr。由于sw_2为高电平信号，可以控制每一列红色子像素r对应的第2数据线data_2所连接的开关晶体管m0_2导通，但是由于除第一行之外的其余行中各颜色子像素rgb的薄膜晶体管未导通，因此无影响。
由于sw_3为高电平信号，可以控制每一列绿色子像素g对应的第1数据线data_1所连接的开关晶体管m0_1导通，从而使数据输入端da_1的数据信号+vg输入到每一列组中的第1列绿色子像素g的第一行绿色子像素g中，以使该绿色子像素g的极性为正极性，进而将t11阶段中输入的+vr进行覆盖刷新。并且，还可以使数据输入端da_2的数据信号-vg输入到每一列组中的第2列绿色子像素g中的第一行绿色子像素g中，以使该绿色子像素g的极性为负极性，进而将t11阶段中输入的-vr进行覆盖刷新。由于sw_4为低电平信号，可以控制每一列绿色子像素g对应的第2数据线data_2所连接的开关晶体管m0_2截止。
并且，每一列组中的第1列蓝色子像素b中的第一行蓝色子像素b也会输入-vg，以将t11阶段中输入的-vr进行覆盖刷新，并且第2列蓝色子像素b中的第一行蓝色子像素b也会输入+vg，以将t11阶段中输入的+vr进行覆盖刷新。
在t13阶段中，由于sw_1为低电平信号，可以控制每一列红色子像素r对应的第1数据线data_1所连接的开关晶体管m0_1截止，因此每一列组中的第1列红色子像素r的第一行红色子像素r保持为-vr，第2列红色子像素r的第一行红色子像素r保持为+vr。由于sw_2为高电平信号，可以控制每一列红色子像素r对应的第2数据线data_2所连接的开关晶体管m0_2导通，但是由于除第一行之外的其余行中各颜色子像素rgb的薄膜晶体管未导通，因此无影响。由于sw_3为低电平信号，可以控制每一列绿色子像素g对应的第1数据线data_1所连接的开关晶体管m0_1截止，因此每一列组中的第1列绿色子像素g的第一行红色子像素g保持为+vg，第2列绿色子像素g的第一行绿色子像素g保持为-vg。由于sw_4为高电平信号，可以控制每一列绿色子像素g对应的第2数据线data_2所连接的开关晶体管m0_2导通，但是由于除第一行之外的其余行中各颜色子像素rgb的薄膜晶体管未导通，因此无影响。
因此，数据输入端da_2加载的-vb可以输入到每一列组中的第1列蓝色子像素b中的第一行蓝色子像素b中，使该蓝色子像素b为负极性，以将t12阶段中输入的-vg进行覆盖刷新。并且数据输入端da_1加载的+vb可以输入到每一列组中的第2列蓝色子像素b中的第一行蓝色子像素b中，使该蓝色子像素b为正极性，以将t12阶段中输入的+vg进行覆盖刷新。
因此，通过t11～t13三个阶段可以看出，在向第一条栅线gata1输入栅极开启信号时，向每一数据输入端da_a依次输入不同的数据信号，以及向各时钟控制信号端sw_x输入具有相位差的时钟信号sw_x，可以使第一行中各子像素依次输入对应的数据信号，以完成该行子像素的刷新工作。
同理，在t21阶段中，由于sw_1为低电平信号，可以控制每一列红色子像素r对应的第1数据线data_1所连接的开关晶体管m0_1截止。由于sw_2为高电平信号，可以控制每一列红色子像素r对应的第2数据线data_2所连接的开关晶体管m0_2导通，从而使数据输入端da_2的数据信号-vr输入到每一列组中的第1列红色子像素r的第二行红色子像素r中，以使该红色子像素r的极性为负极性。并且，还可以使数据输入端da_1的数据信号+vr输入到每一列组中的第2列红色子像素r的第二行红色子像素r中，以使该红色子像素r的极性为正极性。
由于sw_3为低电平信号，可以控制每一列绿色子像素g对应的第1数据线data_1所连接的开关晶体管m0_1截止。由于sw_4为高电平信号，可以控制每一列绿色子像素g对应的第2数据线data_2所连接的开关晶体管m0_2导通。从而可以使数据输入端da_1的数据信号+vr输入到每一列组中的第1列绿色子像素g的第二行绿色子像素g中，以及使数据输入端da_2的数据信号-vr输入到每一列组中的第2列绿色子像素g的第二行绿色子像素g中。并且，每一列组中的第1列蓝色子像素b中的第二行蓝色子像素b也会输入-vr，第2列蓝色子像素b中的第二行蓝色子像素b也会输入+vr。并且由此可以看出，这样还可以对绿色子像素g和蓝色子像素b进行预充电。
在t22阶段中，由于sw_1为高电平信号，可以控制每一列红色子像素r对应的第1数据线data_1所连接的开关晶体管m0_1导通，但是由于除第二行子像素之外的其余行子像素中的薄膜晶体管未导通，因此无影响。由于sw_2为低电平信号，可以控制每一列红色子像素r对应的第2数据线data_2所连接的开关晶体管m0_2截止，因此每一列组中的第1列红色子像素r的第二行红色子像素r保持为-vr，第2列红色子像素r的第二行红色子像素r保持为+vr。
由于sw_3为低电平信号，可以控制每一列绿色子像素g对应的第1数据线data_1所连接的开关晶体管m0_1截止。由于sw_4为高电平信号，可以控制每一列绿色子像素g对应的第2数据线data_2所连接的开关晶体管m0_2导通。从而使数据输入端da_1的数据信号+vg输入到每一列组中的第1列绿色子像素g的第二行绿色子像素g中，以使该绿色子像素g的极性为正极性，进而将t21阶段中输入的+vr进行覆盖刷新。并且，还可以使数据输入端da_2的数据信号-vg输入到每一列组中的第2列绿色子像素g中的第二行绿色子像素g中，以使该绿色子像素g的极性为负极性，进而将t21阶段中输入的-vr进行覆盖刷新。
并且，每一列组中的第1列蓝色子像素b中的第二行蓝色子像素b也会输入-vg，以将t21阶段中输入的-vr进行覆盖刷新，并且第2列蓝色子像素b中的第二行蓝色子像素b也会输入+vg，以将t21阶段中输入的+vr进行覆盖刷新。
在t23阶段中，由于sw_1为高电平信号，可以控制每一列红色子像素r对应的第1数据线data_1所连接的开关晶体管m0_1导通，由于sw_3为高电平信号，可以控制每一列绿色子像素g对应的第1数据线data_1所连接的开关晶体管m0_1导通，但是由于除第二行子像素之外的其余行子像素中的薄膜晶体管未导通，因此无影响。由于sw_2为低电平信号，可以控制每一列红色子像素r对应的第2数据线data_2所连接的开关晶体管m0_2截止。由于sw_4为低电平信号，可以控制每一列绿色子像素g对应的第2数据线data_2所连接的开关晶体管m0_2截止。因此，数据输入端da_2加载的-vb可以输入到每一列组中的第1列蓝色子像素b中的第二行蓝色子像素b中，使该蓝色子像素b为负极性，以将t22阶段中输入的-vg进行覆盖刷新。
并且数据输入端da_1加载的+vb可以输入到每一列组中的第2列蓝色子像素b中的第二行蓝色子像素b中，使该蓝色子像素b为正极性，以将t22阶段中输入的+vg进行覆盖刷新。
因此，通过t21～t23三个阶段可以看出，在向第二条栅线gata_2输入栅极开启信号时，向每一数据输入端da_a依次输入不同的数据信号，以及向各时钟控制信号端sw_x输入具有相位差的时钟信号sw_x，可以使第二行中各子像素依次输入对应的数据信号，以完成该行子像素的刷新工作。
同理，向第三条栅线gata3及以后的栅线输入栅极开启信号时的工作过程可以参见上述过程，在此不作赘述。这样可以实现列反转阵列基板中各子像素在一个显示帧时间内的极性示意图，如图6所示。
并且，如图3与图5所示，红色子像素r对应的时钟信号sw_1与sw_2相差
则图3中所有红色子像素r的总功耗pr可以为：
同理，图3中所有绿色子像素g的总功耗pg可以为：
因此，
当然，在每一种颜色子像素中的每一列子像素分别对应2条数据线时，通过设置时钟控制信号端的时钟信号的频率，可以使阵列基板的功耗在理论上可以降为原来的
在具体实施时，可以采用电平转换器(levelshifter)对图3中的时钟控制信号端sw_x提供时钟信号sw_x。由于sw_1与sw_2的相位相反，sw_3与sw_4的相位相反，因此，可以在电平转换器内部通过共享电荷(chargeshare)技术实现功耗降低。具体地，如图7所示，clkin1和clkin2为输入levelshifter的信号，clkout1和clkout2为levelshifter输出的信号，vgh代表用于控制开关晶体管打开的电平，vgl代表用于控制开关晶体管截止的电平，tcsf与tcsr分别为chargeshare的延迟时间(delaytime)，其可以通过外部阻容控制。具体地，chargeshare技术是利用的时钟信号clkin1的上升沿与时钟信号clkin2的下降沿的电荷自中和而节约clk驱动电荷，达到降低功耗的目的。按照测试经验值，引入chargeshare一般可使功耗降低约30％，即可降低功耗约70mw。
实施例二、
图4所示的阵列基板的信号时序图，如图8所示。
在图8中，g1～g4分别代表栅线gate_1～gate_4上加载的栅极扫描信号，其中栅极扫描信号中的高电平信号代表栅极开启信号，低电平信号代表栅极截止信号。sw_1～sw_8分别代表时钟控制信号端sw_1～sw_8中加载的时钟信号。时钟信号sw_1～sw_8的周期相同并均为栅极开启信号的时长的4倍。例如，以栅极开启信号的时长为3t0，则时钟信号sw_1～sw_8的周期为12t0。并且，时钟信号sw_1～sw_4依次具有
在一个显示帧时间内，在向第一条栅线gate_1输入栅极扫描信号g1时，第一行子像素r、g、b中的薄膜晶体管可以在栅极开启信号的控制下导通，在栅极截止信号的控制下截止。
在向第二条栅线gate_2输入栅极扫描信号g2时，第二行子像素r、g、b中的薄膜晶体管可以在栅极开启信号的控制下导通，在栅极截止信号的控制下截止。
在向第三条栅线gate_3输入栅极扫描信号g3时，第三行子像素r、g、b中的薄膜晶体管可以在栅极开启信号的控制下导通，在栅极截止信号的控制下截止。
在向第四条栅线gate_4输入栅极扫描信号g4时，第四行子像素r、g、b中的薄膜晶体管可以在栅极开启信号的控制下导通，在栅极截止信号的控制下截止。
因此，下面仅以向第一条栅线gate_1输入栅极扫描信号g1，向第二条栅线gate_2输入栅极扫描信号g2为例进行说明。具体地，将第一条栅线gate_1输入栅极开启信号的时间段命名为t1阶段，将第二条栅线gate_2输入栅极开启信号的时间段命名为t2阶段。其中，在t1阶段中，又分为t11、t12、t13三个阶段。在t2阶段中，又分为t21、t22、t23三个阶段。
在t11阶段中，由于sw_1为高电平信号，可以控制每一列红色子像素r对应的第1数据线data_1所连接的开关晶体管m0_1导通，从而使数据输入端da_2的数据信号-vr输入到每一列组中的第1列红色子像素r的第一行红色子像素r中，以使该红色子像素r的极性为负极性。并且，还可以使数据输入端da_1的数据信号+vr输入到每一列组中的第2列红色子像素r的第一行红色子像素r中，以使该红色子像素r的极性为正极性。
由于sw_5为高电平信号，可以控制每一列绿色子像素g对应的第1数据线data_1所连接的开关晶体管m0_1导通，从而可以使数据输入端da_1的数据信号+vr输入到每一列组中的第1列绿色子像素g的第一行绿色子像素g中，以及使数据输入端da_2的数据信号-vr输入到每一列组中的第2列绿色子像素g的第一行绿色子像素g中。
由于sw_2为高电平信号，可以控制每一列红色子像素r对应的第2数据线data_2所连接的开关晶体管m0_2导通；由于sw_6为高电平信号，可以控制每一列绿色子像素g对应的第2数据线data_2所连接的开关晶体管m0_2导通，但是由于除第一行之外的其余行中各颜色子像素rgb的薄膜晶体管未导通，因此无影响。
由于sw_3为低电平信号，可以控制每一列红色子像素r对应的第3数据线data_3所连接的开关晶体管m0_3截止。由于sw_4为低电平信号，可以控制每一列红色子像素r对应的第4数据线data_4所连接的开关晶体管m0_4截止。由于sw_7为低电平信号，可以控制每一列绿色子像素g对应的第3数据线data_3所连接的开关晶体管m0_3截止。由于sw_8为低电平信号，可以控制每一列绿色子像素g对应的第4数据线data_4所连接的开关晶体管m0_4截止。并且，每一列组中的第1列蓝色子像素b中的第一行蓝色子像素b也会输入-vr，第2列蓝色子像素b中的第一行蓝色子像素b也会输入+vr。并且由此可以看出，这样还可以对绿色子像素g和蓝色子像素b进行预充电。
在t12阶段中，由于sw_5为高电平信号，可以控制每一列绿色子像素g对应的第1数据线data_1所连接的开关晶体管m0_1导通，从而可以使数据输入端da_1的数据信号+vg输入到每一列组中的第1列绿色子像素g的第一行绿色子像素g中，以使该绿色子像素g的极性为正极性，进而将t11阶段中输入的+vr进行覆盖刷新。并且还可以使数据输入端da_2的数据信号-vg输入到每一列组中的第2列绿色子像素g的第一行绿色子像素g中，以使该绿色子像素g的极性为负极性，进而将t11阶段中输入的-vr进行覆盖刷新。
由于sw_1为低电平信号，可以控制每一列红色子像素r对应的第1数据线data_1所连接的开关晶体管m0_1截止，因此每一列组中的第1列红色子像素r的第一行红色子像素r保持为-vr，第2列红色子像素r的第一行红色子像素r保持为+vr。由于sw_2为高电平信号，可以控制每一列红色子像素r对应的第2数据线data_2所连接的开关晶体管m0_2导通；由于sw_3为高电平信号，可以控制每一列红色子像素r对应的第3数据线data_3所连接的开关晶体管m0_3导通；由于sw_6为高电平信号，可以控制每一列绿色子像素g对应的第2数据线data_2所连接的开关晶体管m0_2导通，但是由于除第一行之外的其余行中各颜色子像素rgb的薄膜晶体管未导通，因此无影响。
由于sw_1为低电平信号，可以控制每一列红色子像素r对应的第1数据线data_1所连接的开关晶体管m0_1截止。由于sw_4为低电平信号，可以控制每一列红色子像素r对应的第4数据线data_4所连接的开关晶体管m0_4截止。由于sw_7为低电平信号，可以控制每一列绿色子像素g对应的第3数据线data_3所连接的开关晶体管m0_3截止。由于sw_8为低电平信号，可以控制每一列绿色子像素g对应的第4数据线data_4所连接的开关晶体管m0_4截止。并且，每一列组中的第1列蓝色子像素b中的第一行蓝色子像素b也会输入-vg，第2列蓝色子像素b中的第一行蓝色子像素b也会输入+vg。
在t13阶段，由于sw_2为高电平信号，可以控制每一列红色子像素r对应的第2数据线data_2所连接的开关晶体管m0_2导通；由于sw_3为高电平信号，可以控制每一列红色子像素r对应的第3数据线data_3所连接的开关晶体管m0_3导通；由于sw_6为高电平信号，可以控制每一列绿色子像素g对应的第2数据线data_2所连接的开关晶体管m0_2导通，由于sw_7为高电平信号，可以控制每一列绿色子像素g对应的第3数据线data_3所连接的开关晶体管m0_3导通，但是由于除第一行之外的其余行中各颜色子像素rgb的薄膜晶体管未导通，因此无影响。由于sw_1为低电平信号，可以控制每一列红色子像素r对应的第1数据线data_1所连接的开关晶体管m0_1截止。由于sw_4为低电平信号，可以控制每一列红色子像素r对应的第4数据线data_4所连接的开关晶体管m0_4截止。由于sw_8为低电平信号，可以控制每一列绿色子像素g对应的第4数据线data_4所连接的开关晶体管m0_4截止。
因此，数据输入端da_2加载的-vb可以输入到每一列组中的第1列蓝色子像素b中的第一行蓝色子像素b中，使该蓝色子像素b为负极性，以将t12阶段中输入的-vg进行覆盖刷新。并且数据输入端da_1加载的+vb可以输入到每一列组中的第2列蓝色子像素b中的第一行蓝色子像素b中，使该蓝色子像素b为正极性，以将t12阶段中输入的+vg进行覆盖刷新。
因此，通过t11～t13三个阶段可以看出，在向第一条栅线gata1输入栅极开启信号时，向每一数据输入端da_a依次输入不同的数据信号，以及向各时钟控制信号端sw_x输入具有相位差的时钟信号sw_x，可以使第一行中各子像素依次输入对应的数据信号，以完成该行子像素的刷新工作。
同理，在t21阶段中，可以使数据输入端da_2的数据信号-vr输入到每一列组中的第1列红色子像素r的第二行红色子像素r中，输入到第2列绿色子像素g的第二行绿色子像素g中，以及输入到第1列蓝色子像素b中的第二行蓝色子像素b中。并且，可以使数据输入端da_1的数据信号+vr输入到每一列组中的第2列红色子像素r的第二行红色子像素r中，输入到第1列绿色子像素g的第二行绿色子像素g中，以及输入到第2列蓝色子像素b中的第二行蓝色子像素b中。
在t22阶段中，每一列组中的第1列红色子像素r的第二行红色子像素r保持-vr，第2列红色子像素r的第二行红色子像素r保持+vr。并且，可以使数据输入端da_1的数据信号+vg输入到每一列组中的第1列绿色子像素g的第二行绿色子像素g中，以及输入到第2列蓝色子像素b中的第二行蓝色子像素b中。并且，可以使数据输入端da_2的数据信号-vg输入到每一列组中的第2列绿色子像素g的第二行绿色子像素g中，以及输入到第1列蓝色子像素b中的第二行蓝色子像素b中。
在t23阶段中，每一列组中的第1列红色子像素r的第二行红色子像素r保持-vr，第2列红色子像素r的第二行红色子像素r保持+vr。每一列组中的第1列绿色子像素g的第二行绿色子像素g保持+vg，第2列绿色子像素g的第二行绿色子像素g保持-vg。因此，数据输入端da_2加载的-vb可以输入到每一列组中的第1列蓝色子像素b中的第一行蓝色子像素b中。并且，数据输入端da_1加载的+vb可以输入到每一列组中的第2列蓝色子像素b中的第二行蓝色子像素b中。
因此，通过t21～t23三个阶段可以看出，在向第二条栅线gata_2输入栅极开启信号时，向每一数据输入端da_a依次输入不同的数据信号，以及向各时钟控制信号端sw_x输入具有相位差的时钟信号sw_x，可以使第二行中各子像素依次输入对应的数据信号，以完成该行子像素的刷新工作。
同理，向第三条栅线gata3及以后的栅线输入栅极开启信号时的工作过程可以参见上述过程，在此不作赘述。这样可以实现列反转阵列基板中各子像素在一个显示帧时间内的极性示意图，如图6所示。
并且，如图4与图8所示，红色子像素r对应的时钟信号sw_1～sw_4依次相差
则图4中所有红色子像素r的总功耗pr可以为：
因此，可以看出，图4中所有红色子像素r的总功耗pr降低为原来的
同理，图4中所有绿色子像素g的总功耗pg可以为：
因此，
当然，在每一种颜色子像素中的每一列子像素分别对应4条数据线时，通过设置时钟控制信号端的时钟信号的频率，可以使阵列基板的功耗在理论上降为原来的
在具体实施时，可以采用电平转换器对图4中的时钟控制信号端sw_x提供时钟信号sw_x。由于sw_1与sw_3的相位相反，sw_2与sw_4的相位相反，sw_5与sw_7的相位相反，sw_6与sw_8的相位相反，因此，可以在电平转换器内部通过共享电荷(chargeshare)技术实现功耗降低。
基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的阵列基板的驱动方法，可以包括：
在每一显示帧时间内，对每一条栅线加载栅极开启信号，对各数据输入端加载数据信号以及对各时钟控制信号端加载时钟信号；其中，各时钟信号具有相位差，且时钟信号的周期相同并均为栅极开启信号的时长的偶数倍。
本发明实施例提供的驱动方法，通过对各时钟控制信号端加载具有相位差的时钟信号，以使子像素在打开时可以输入相应的数据信号。并且通过将该时钟信号的周期设置为相同且均为栅极开启信号的时长的偶数倍，从而将时钟信号的频率降低，根据公式p＝fcv2可知，可以实现降低功耗的效果。
在具体实施时，在本发明实施例提供的驱动方法中，在向一条栅线输入栅极开启信号时，向每一数据输入端依次输入不同的数据信号，以及向各时钟控制信号端输入时钟信号，以使该行子像素依次输入数据信号。这样可以实现一行子像素的刷新，并且还可以对子像素进行预充电。
在具体实施时，在本发明实施例提供的驱动方法中，在m条数据线中的第m条数据线与第mk-(m-m)行子像素连接时，m条数据线中且连接相邻两行子像素的数据线所对应的时钟信号的相位差为
具体地，如图5所示，m＝2，该2条数据线中的第1条数据线与第奇数行子像素连接，第2条数据线与第偶数行子像素连接，此时以一列红色子像素r对应的2条数据线为例，第1条数据线对应时钟信号sw_1，第2条数据线对应时钟信号sw_2，时钟信号sw_1与sw_2的相位差为
如图8所示，m＝4，该4条数据线中的第1条数据线与第4k-3行子像素连接，第2条数据线与第4k-2行子像素连接，第3条数据线与第4k-1行子像素连接，第4条数据线与第4k行子像素连接。此时以一列红色子像素r对应的4条数据线为例，第1条数据线对应时钟信号sw_1，第2条数据线对应时钟信号sw_2，第3条数据线对应时钟信号sw_3，第4条数据线对应时钟信号sw_4，其中，时钟信号sw_1与sw_2的相位差为
在具体实施时，在本发明实施例提供的驱动方法中，可以使同一列子像素输入极性相同的数据信号，每相邻两列子像素输入极性相反的数据信号。这样可以实现列反转的效果。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板。该显示装置解决问题的原理与前述阵列基板相似，因此该显示装置的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。
在具体实施时，本发明实施例提供的显示装置可以为液晶显示装置，该液晶显示装置还可以包括：与阵列基板相对设置的对向基板，以及位于对向基板与阵列基板之间的液晶层。
在具体实施时，本发明实施例提供的显示装置，还可以包括：电平转换器，用于向各时钟控制信号端输入具有相位差的时钟信号。该时钟信号的周期相同并均为栅极开启信号的时长的偶数倍。
在具体实施时，本发明实施例提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的阵列基板，其驱动方法及显示装置，通过使至少一列子像素对应偶数条数据线，并且该偶数条数据线中各数据线连接该列中不同的子像素，可以使该偶数条数据线中的每一条数据线的负载降低，从而可以降低数据信号的衰减程度。并且通过使部分列子像素对应的偶数条数据线中的所有数据线通过对应的开关控制单元与同一数据输入端连接，并通过设置与偶数条数据线中的每一条数据线一一对应的开关控制单元，以及使连接同一数据输入端的开关控制单元的控制端分别与一一对应的时钟控制信号端连接，在驱动阵列基板时，向对应同一列子像素的时钟控制信号端加载具有相位差的时钟信号，可以实现通过较少的源极驱动芯片向子像素输入相应的数据信号。并且通过将该时钟信号的周期设置为相同且均为栅极开启信号的时长的偶数倍，从而将时钟信号的频率降低，根据公式p＝fcv2可知，可以实现降低功耗的效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。