一种引入套刻误差的光刻工艺规则检查方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地，涉及一种引入套刻误差的光刻工艺规则检查方法。
【背景技术】
[0002]随着微电子技术的迅猛发展，集成电路设计和制造已进入超深亚微米阶段，特征尺寸已经接近甚至小于光刻工艺中所使用的光波波长，即:掩模图案的尺寸接近甚至小于形成光刻图案的光线的波长，从而产生光学邻近效应(ΟΡΕ)。在这种情况下，掩模上的图案将在转移时发生变形，而且，掩模图案上相邻图案区域的光刻质量受光学邻近效应的影响越来越大，由此实际硅片上得到的光刻图形与掩模图案之间存在一定的变形和偏差，光刻中的这种误差直接影响了电路性能和生产成品率。
[0003]为了尽量消除这种误差，一种有效的方法是采用光学邻近效应修正(OPC)，其利用计算机和套装软件运算等对欲曝光在硅片的半导体基底上的原始图案进行计算修正，得到与原始图案不同的结果图形，再将此结果图形输入计算机存档。根据光学邻近效应修正所得到的结果图形制作于掩模上，光束通过此掩模投影在半导体基底上的图案可与原始图案几乎相同，从而弥补由光学装置的有限分辨率造成的光学邻近效应。
[0004]在进行光学临近效应修正时，需要考虑到光刻工艺窗口。这是因为在现今先进光刻工艺中，由于光学邻近效应的细微差异，会降低光刻的工艺窗口及器件的性能。
[0005]现有的光学临近效应修正技术包括:
[0006]1、分别建立曝光能量增加/减少的光学模型，并以此对版图数据进行模拟，从而完成对曝光能量窗口内光刻工艺规则的检查；
[0007]2、分别建立聚焦点深度增加/减小的光学模型，并以此对版图数据进行模拟，从而完成对景深范围内的光刻工艺规则检查。其中，能量的增加/减少量和聚焦点深度的增加/减少量分别根据对应的光刻工艺窗口确定。
[0008]上述现有技术能够在进行光学临近效应修正时，考虑到光刻过程中能量/聚焦点深度变化引起的影响。然而，在光刻过程中的套刻精度的工艺窗口并未被考虑在内。
【发明内容】
[0009]本发明的目的在于克服现有技术存在的上述缺陷，提供一种引入套刻误差的光刻工艺规则检查方法，通过在光学临近效应修正后的光刻工艺规则检查中，考虑到光刻过程中套刻精度的变化对光刻工艺规则检查的影响，使得潜在的套刻误差引起的工艺弱点可以重新进行光学临近效应修正并得到优化改善。
[0010]为实现上述目的，本发明的技术方案如下:
[0011]一种引入套刻误差的光刻工艺规则检查方法，包括以下步骤:
[0012]步骤SOl:定义一组涉及到多个层次的检查规则；
[0013]步骤S02:导入相关层次，对光学临近效应修正后的版图进行模拟，得到一组模拟图形；然后，进行无套刻精度误差条件下的光刻工艺规则检查；
[0014]步骤S03:对模拟图形进行一系列几何变化，用来模拟光刻对准产生误差时所导致的套刻精度下降，并利用一系列几何变化后的当层模拟图形连同相关层次进行光刻工艺规则检查；针对产生违反工艺规则的图形，对该位置重新进行光学临近效应修正；
[0015]步骤S04:对重新进行光学临近效应修正后的当层模拟图形再次进行光刻工艺规则检查，直至确认所有工艺弱点得到修复。
[0016]优选地，步骤S03中，利用一系列几何变化后的当层模拟图形连同相关层次进行光刻工艺规则检查时，针对一系列几何变化建立一个或者多个几何变化规则，针对所进行的光刻工艺规则检查，建立一个或者多个光刻工艺规则；其中，单个光刻工艺规则检查需要对应一个或者多个几何变化规则的模拟并检查是否存在工艺弱点。
[0017]优选地，涉及多个层次的检查规则，包括最大、最小值尺寸检查和包裹量检查，并根据工艺需求定义一个多层次间相关的规则进行类似检查。
[0018]优选地，对当层模拟图形进行一系列几何变化，包括进行X/Y方向的整体位移、曝光单元内的旋转和曝光单元内的放大以及进行其他高阶的曝光设备套刻精度误差。
[0019]优选地，步骤S03中，在不超出原设计尺寸的误差限制的条件下，对产生违反工艺规则的图形重新进行光学临近效应修正，以克服检测出的工艺弱点。
[0020]优选地，步骤S04中，对重新进行光学临近效应修正后的当层模拟图形再次进行光刻工艺规则检查时，包括无套刻精度误差条件下的光刻工艺规则检查和存在套刻精度误差条件下的光刻工艺规则检查。
[0021]从上述技术方案可以看出，本发明通过对当层光学临近效应修正后的光学模拟图形进行位置偏移，从而模拟出实际曝光过程中产生的套刻误差；进而在光刻规则检查中考虑到套刻误差的影响，可在掩模板制造前发现这类由套刻误差引起的工艺弱点，并通过再次进行光学临近效应修正加以修复，实现对光刻工艺规则检查方法的优化改善。
【附图说明】
[0022]图1是本发明一种引入套刻误差的光刻工艺规则检查方法的流程图；
[0023]图2是本发明一较佳实施例中，对栅极模拟版图进行X/Y方向的整体位移时的示意图；
[0024]图3a?图3c是本发明一较佳实施例中，对栅极模拟版图进行曝光单元内的旋转时的不意图；
[0025]图4a?图4c是本发明一较佳实施例中，对栅极模拟版图进行曝光单元内的放大时的不意图；
[0026]图5a?图5b是本发明一较佳实施例中，X位移变化前后的栅极模拟版图；
[0027]图6a?图6b是本发明一较佳实施例中，Y位移变化前后的栅极模拟版图；
[0028]图7是本发明一较佳实施例中，曝光单元内各个点位移计算示意图。
【具体实施方式】
[0029]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0030]需要说明的是，在下述的【具体实施方式】中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
[0031]在以下本发明的【具体实施方式】中，请参阅图1，图1是本发明一种引入套刻误差的光刻工艺规则检查方法的流程图。如图1所示，本发明的一种引入套刻误差的光刻工艺规则检查方法，包括以下步骤:
[0032]如框01所示，步骤SOl:定义一组涉及到多个层次的检查规则。
[0033]作为一可选的实施方式，涉及到多个层次的检查规则，可包括但不局限于最大、最小值尺寸检查和包裹量检查，例如金属层对通孔的覆盖量检查。并可以根据工艺需求定义一个多层次间相关的规则进行类似检查。
[0034]如框02所示，步骤S02:导入相关层次，对光学临近效应修正后的版图进行模拟，得到一组模拟图形；然后，进行无套刻精度误差条件下的光刻工艺规则检查。
[0035]如框03所示，步骤S03:对模拟图形进行一系列几何变化，用来模拟光刻对准产生误差时所导致的套刻精度下降，并利用一系列几何变化后的当层模拟图形连同相关层次进行光刻工艺规则检查；针对产生违反工艺规则的图形，对该位置重新进行光学临近效应修
IHo
[0036]作为一可选的实施方式，对当层模拟图形进行一系列几何变化，包括进行X/Y方向的整体位移、曝光单元内的旋转和曝光单元内的放大以及进行其他高阶的曝光设备套刻精度误差。
[0037]并且，在利用一系列几何变化后的当层模拟图形连同相关层次进行光刻工艺规则检查时，针对一系列几何变化(例如进行X/Y方向的整体位移、曝光单元内的旋转和曝光单元内的放大以及进行其他高阶的曝光设备套刻精度误差)，可以建立一个或者多个几何变化规则；针对所进行的光刻工艺规则检查(例如最大最小值尺寸检查和包裹量检查)，可以建立一个或者多个光刻工艺规则；其中，单个光刻工艺规则检查需要对应一个或者多个几何变化规则的模拟并检查是否存在工艺弱点(即违反工艺规则的图形)。
[0038]若产生违反既定工艺规则的图形，则需要对该位置重新进行光学临近效应修正。其修正目的在于不超出原设计尺寸的误差限制的情况下，克服检测出的工艺弱点。
[0039]如框04所示，步骤S04:对重新进行光学临近效应修正后的当层模拟图形再次进行光刻工艺规则检查，直至确认所有工艺弱点得到修复。
[0040]作为一可选的实施方式，对重新进行光学临近效应修正后的当层模拟图形再次进行光刻工艺规则检查时，包括无套刻精度误差条件下的光刻工艺规则检查和存在套刻精度误差条件下的光刻工艺规则检查。
[0041]下面以多晶硅层为例，对本发明的一种引入套刻误差的光刻工艺规则检查方法的应用进行详细说明。
[0042]针对多晶硅层，可以建立例如两种涉及到多个层次的光刻规则检查:
[0043]1、有源区栅极尺寸最大、最小值检查，检查位于有源区上的栅极模拟尺寸；
[0044]2、连接孔(Contact)包裹量检查，检查栅极模拟尺寸对连接孔的包裹量。
[0045]其中，栅极模拟尺寸的最大、