一种用于1*9光模块的热插拔电路的制作方法
【技术领域】
[0001]本实用新型涉及光通信领域，尤其涉及一种用于1*9光模块的热插拔电路。
【背景技术】
[0002]热插拔(英文:Hot swapping或Hot plugging)即“带电插拔”，指可以在设备运作时插上或拔除硬件。配合适当的软件，便可以在不用关闭电源的情况下插入或拔除支持热插拔的周边设备，不会导致设备烧毁并且能够实时侦测及使用新的设备。
[0003]目前现有的1*9光模块不支持热插拔，更换故障模块前需要先将设备断电。本实用新型在现有模块基础上加入了热插拔电路，使得1*9光模块成为一个独立的热插拔模块，用户可以方便的更新维护光模块，快速的故障定位。
[0004]因此有必要设计一种用于1*9光模块的热插拔电路，以克服上述问题。
【实用新型内容】
[0005]本实用新型的目的在于克服现有技术之缺陷，提供了一种用于1*9光模块的热插拔电路，允许在设备带电时插拔或更换1*9光模块。热插拔电路能够在插拔过程中为光模块提供保护，防止模块损坏。
[0006]本实用新型是这样实现的:
[0007]本实用新型提供一种用于1*9光模块的热插拔电路，所述1*9光模块包括一 1*9的连接器、光接收模块和光发射模块，所述1*9的连接器用于插入相应1*9的插槽内，其中所述连接器的接口 5和/或接口 6用于连接电压源，为所述1*9光模块获取工作电压，具体的:
[0008]在所述1*9光模块的内部，所述连接器的接口 5和/或接口 6连接CMOS管I的源极S和CMOS管2的源极S ;
[0009]所述CMOS管I的漏极D连接所述光接收模块的供电电源接口，所述CMOS管2的漏极D连接所述光发射模块的供电电源接口 ；
[0010]所述CMOS管I的栅极G连接所述CMOS管2的栅极G，其中，所述CMOS管2的栅极G连接电阻Rl后接地；所述CMOS管I的栅极G连接电容Cl后和CMOS管I的源极S相连。
[0011]优选的，所述在所述1*9光模块的内部，所述连接器的接口 5和/或接口 6连接CMOS管I的源极S和CMOS管2的源极S，具体为:
[0012]所述连接器的接口 5和接口 6串接，并将串接后的接口 5和接口 6分别连接所述CMOS管I的源极S和CMOS管2的源极S。
[0013]优选的，所述在所述1*9光模块的内部，所述连接器的接口 5和/或接口 6连接CMOS管I的源极S和CMOS管2的源极S，具体为:
[0014]所述连接器的接口 5和接口 6连接所述CMOS管I的源极S和CMOS管2的源极S。
[0015]优选的，所述CMOS管I和CMOS管2具体由集成芯片FDG6316P中的CMOS管构成。
[0016]优选的，所述电容Cl具体为0.luF，所述电阻Rl具体为100K。
[0017]本实用新型具有以下有益效果:本实用新型利用CMOS管做缓起电路，控制热插拔的上电过程，遏制热插拔瞬间产生恶性的冲击电流。进一步，由于MOSFET导通电阻较小，在稳定工作后，产生的损耗较小，并兼顾减少安全隐患，提高了光模块的可靠性。
【附图说明】
[0018]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0019]图1为本实用新型实施例提供的一种用于1*9光模块的热插拔电路结构示意图；
[0020]图2为本实用新型实施例提供的一种用于1*9光模块的热插拔电路结构示意图。
【具体实施方式】
[0021]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本实用新型保护的范围。
[0022]由于每个光模块都有负载电容，通常在毫法量级。插入光模块时，其未充电的电容需要所有可用的电流来对其进行充电。如果不对这个浪涌电流加以限制，这个很大的初始电流将会降低端电压，导致设备电压大幅下降，使设备中的多个邻近模块复位。为了抑止这种很大的瞬间电流，我们需要对热插拔过程进行很好的人为控制。
[0023]如图1-图2，本实用新型实施例提供一种用于1*9光模块的热插拔电路，具体的本实用新型提供一种用于1*9光模块的热插拔电路，所述1*9光模块包括一 1*9的连接器、光接收模块和光发射模块，所述1*9的连接器用于插入相应1*9的插槽内，其中所述连接器的接口 5和/或接口 6用于连接电压源，为所述1*9光模块获取工作电压，具体的:
[0024]在所述1*9光模块的内部，所述连接器的接口 5和/或接口 6连接CMOS管I的源极S和CMOS管2的源极S ;
[0025]所述CMOS管I的漏极D连接所述光接收模块的供电电源接口，所述CMOS管2的漏极D连接所述光发射模块的供电电源接口 ；
[0026]所述CMOS管I的栅极G连接所述CMOS管2的栅极G，其中，所述CMOS管2的栅极G连接电阻Rl后接地；所述CMOS管I的栅极G连接电容Cl后和CMOS管I的源极S相连。
[0027]本实用新型利用CMOS管做缓起电路，控制热插拔的上电过程，遏制热插拔瞬间产生恶性的冲击电流。进一步，由于MOSFET导通电阻较小，在稳定工作后，产生的损耗较小，并兼顾减少安全隐患，提高了光模块的可靠性。
[0028]电压下降的速度由时间常数R1*C1决定，这个斜率决定了最大冲击电流。
[0029]在具体实例中，本实用新型中所述的1*9模块的连接器插入母槽的瞬间，电源电压首先对电容Cl充电，当CMOS管I的栅源G电压达到开启电压时，CMOS管I的源极S和漏极D间开始导通，利用CMOS器件在可调电阻区的转移特性(输入栅源电压和输出源漏极电流之间近似线性关系)，随着Cl电容的充电，CMOS管I的栅源电压提高，源漏极间电流按一定的斜率缓慢增大，从而达到缓启的目的(其中，CMOS管2的电器特性和CMOS管I相同，在此不一一赘述)。同理，拔出时，Cl和Rl组成放电回路，通过控制栅源电压的下降速率来达到缓慢掉电，减少振荡的目的。通过调整阻容器件的参数可以改变带电插拔保护电路的上电、掉电时间。
[0030]结合本实施例，存在一种优选的方案，其中，所述在所述1*9光模块的内部，所述连接器的接口 5和/或接口 6连接CMOS管I的源极S和CMOS管2的源极S，具体为:
[0031]所述连接器的接口 5和接口 6串接，并将串接后的接口 5和接口 6分别连接所述CMOS管I的源极S和CMOS管2的源极S。
[0032]结合本实施例，存在一种优选的方案，其中，所述在所述1*9光模块的内部，所述连接器的接口 5和/或接口 6连接CMOS管I的源极S和CMOS管2的源极S，具体为:
[0033]所述连接器的接口 5和接口 6连接所述CMOS管I的源极S和CMOS管2的源极S。
[0034]结合本实施例，存在一种优选的方案，其中，所述CMOS管I和CMOS管2具体由集成芯片FDG6316P中的CMOS管构成。
[0035]结合本实施例，存在一种优选的方案，其中，所述电容Cl具体为0.luF，所述电阻Rl具体为100K。
[0036]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种用于1*9光模块的热插拔电路，其特征在于，所述1*9光模块包括一 1*9的连接器、光接收模块和光发射模块，所述1*9的连接器用于插入相应1*9的插槽内，其中所述连接器的接口 5和/或接口 6用于连接电压源，为所述1*9光模块获取工作电压，具体的: 在所述1*9光模块的内部，所述连接器的接口 5和/或接口 6连接CMOS管I的源极S和CMOS管2的源极S ; 所述CMOS管I的漏极D连接所述光接收模块的供电电源接口，所述CMOS管2的漏极D连接所述光发射模块的供电电源接口； 所述CMOS管I的栅极G连接所述CMOS管2的栅极G，其中，所述CMOS管2的栅极G连接电阻Rl后接地；所述CMOS管I的栅极G连接电容Cl后和CMOS管I的源极S相连。2.根据权利要求1所述的电路，其特征在于，所述在所述1*9光模块的内部，所述连接器的接口 5和/或接口 6连接CMOS管I的源极S和CMOS管2的源极S，具体为: 所述连接器的接口 5和接口 6串接，并将串接后的接口 5和接口 6分别连接所述CMOS管I的源极S和CMOS管2的源极S。3.根据权利要求1所述的电路，其特征在于，所述在所述1*9光模块的内部，所述连接器的接口 5和/或接口 6连接CMOS管I的源极S和CMOS管2的源极S，具体为: 所述连接器的接口 5和接口 6连接所述CMOS管I的源极S和CMOS管2的源极S。4.根据权利要求1所述的电路，其特征在于，所述CMOS管I和CMOS管2具体由集成芯片FDG6316P中的CMOS管构成。5.根据权利要求1所述的电路，其特征在于，所述电容Cl具体为0.luF，所述电阻Rl具体为100K。
【专利摘要】本实用新型涉及光通信领域，提出了一种用于1*9光模块的热插拔电路，在所述1*9光模块的内部，所述连接器的接口5和/或接口6连接CMOS管1的源极S和CMOS管2的源极S；所述CMOS管1的漏极D连接所述光接收模块的供电电源接口，所述CMOS管2的漏极D连接所述光发射模块的供电电源接口；所述CMOS管1的栅极G连接所述CMOS管2的栅极G，其中，所述CMOS管2的栅极G连接电阻R1后接地；所述CMOS管1的栅极G连接电容C1后和CMOS管1的源极S相连。本实用新型利用CMOS管做缓起电路，控制热插拔的上电过程，遏制热插拔瞬间产生恶性的冲击电流。
【IPC分类】G02B6/42
【公开号】CN204945443
【申请号】CN201520710572
【发明人】王亚丽, 张品华
【申请人】武汉恒泰通技术有限公司
【公开日】2016年1月6日
【申请日】2015年9月14日