专利名称：一种在硅材料中形成纳米间隙的方法
技术领域：
本发明涉及半导体制造领域，特别涉及微纳机电器件制作工艺中、在硅材料中制
作出纳米间隙的方法。
背景技术：
目前，微机电系统，例如加速度计、谐振器、陀螺仪已经广泛的应用到各种电子产 品中，而静电驱动读出又是微机电系统最常见的换能方式。静电驱动结构简单，检测方式成 熟，但静电驱动结构微机电系统的等效输入输出阻抗高，在与IC集成的过程中需要加入额 外的阻抗匹配电路。减小微机电系统的电容间隙不仅可以降低输入输出阻抗，同时能提高 器件的灵敏度，在微机电系统里采用纳米间隙电容已经成为趋势。 例如，可将纳米间隙制备方法用于电容驱动和传感的平面电容式谐振器的制备， 谐振器利用换能方式工作，驱动电极加交流信号，在谐振体上加直流偏置，则传感电极输出 一个交流电流信号。在交流信号和直流偏置的共同作用下，传感和驱动电极信号通过电容 耦合到谐振体，在谐振体上施加静电力，当输入信号频率与谐振频率一致时发生共振。谐振 信号通过谐振子和多晶硅输出电极间的电容耦合到输出电极上，驱动力和输出电流信号可 分别表示为 F =丄^_v 、2^ f、
2 改 ^,=FDcT~; (2) 其中VDC、 va。分别为直流偏压和交流电压信号，C为电容。当减小驱动传感电极与 谐振体的间隙时，相同的驱动信号将产生更大的驱动力FMre，谐振体相同的位移会产生更 大的输出电流i。ut。 谐振器的等效运动阻抗Rm^ dVU其中d电容极板间隙，Q是品质因子。显然谐振 器的动态特性依赖于谐振器的电容极板间隙d，显然减小谐振器的电容极板间隙在减小谐 振体等效运动阻抗方面起着重要作用。 常见的制造微机电系统的电容间隙的方式为光刻图形并高深宽比刻蚀，常规的光 刻图形的宽度受到光刻胶材料、光刻板掩膜、光刻机等诸多因素的影响，一般无法做到亚微 米量级。亚微米量级的电容一般采用牺牲层或聚焦离子束刻蚀的方式制造，聚焦离子束的 成本高昂，无法大规模生产，目前报道的大多数都采用牺牲层的方式。 在纳隙电容的研究中，Siavash， M. Koskenvuori等人是采用自对准的方 式制备纟内米间隙(Pourkamali， S. ;Ayazi， F. ， 〃 High frequency capacitive micromechanical resonators withreduced motional resistance using the HARPSS technology, 〃 Silicon Monolithic IntegratedCircuits in RF Systems,2004. Digest of Papers. 2004 Topical Meeting on， vol. ， no. ， pp. 147-150， 8-10 S印t. 2004)，即在器
3件结构定义完成后，生长纳米厚度的氧化层，再回刻氧化层，这样谐振体侧壁的氧化层被保 留下来。这层氧化层将作为牺牲层，在最后的氢氟酸腐蚀释放结构时被腐蚀掉，这样在传感 /驱动电极与器件中间就留下宽度为氧化层厚度的空气间隙。 自对准方式在减小电容极板间隙的同时，面临着厚的器件结构有效释放问题，同 时在结构因应力发生形变时容易出现驱动/传感电极与可动结构发生电互联的问题，且制 备工艺复杂。因此，需要提供一种加工方式更为简单，成品率更高的制备纳米间隙的方法。
发明内容
本发明的目的是提供一种在硅材料中制作纳米间隙的方法，以应用于微纳机电器
件的制备，要求该方法制作成本低，工艺简单可靠。 为实现上述目的，本发明采用如下技术方案 —种在硅材料中形成纳米间隙的方法，包括如下步骤 1)在硅材料上淀积一氮化硅薄层； 2)在氮化硅薄层上淀积多晶硅，光刻并刻蚀多晶硅，形成具有一定宽度间隙的多 晶硅图形； 3)氧化多晶硅，形成的氧化层使得多晶硅图形中的间隙变窄至纳米量级；
4)以步骤3)形成的氧化层为掩膜进行各向异性刻蚀，先采用RIE(反应离子刻 蚀)去除间隙处的氮化硅，再采用ICP-ASE(电感耦合等离子体深硅刻蚀)刻蚀硅材料至所 需深度，形成纳米间隙。 上述方法利用了多晶硅氧化的特性，以及各向异性刻蚀对硅和氧化硅硬掩膜的高 刻蚀选择比。目前半导体光刻工艺的精度决定了难以直接光刻定义出纳米宽度的间隙，光 刻定义的多晶硅中的间隙宽度大概在1 P m-2 ii m，随着多晶硅氧化后体积膨胀，间隙的宽度 縮小至纳米级。最终获得的间隙宽度与光刻精度、多晶硅的厚度以及氧化速度和时间有关。 硅材料中纳米间隙可达到的深度则受限于氧化硅掩膜的厚度和刻蚀选择比，对于一定的间 隙深度要求，刻蚀选择比越高，所需要的氧化硅掩膜厚度越小，而氧化硅掩膜的厚度又是由 多晶硅的厚度和氧化程度决定的。对于本领域的技术人员来说，根据上述的方法，在一定的 光刻精度下，选取一定范围内的多晶硅厚度和氧化条件(包括氧化温度和时间等)，通过有 限次的实验就能确定出各步骤具体的参数，对于不同的纳米间隙宽度和深度要求，多晶硅 的厚度和氧化时间有所不同。 优选的，上述方法中，步骤1)用低压化学气相沉积法(LPCVD)淀积氮化硅，形成 氮化硅薄层是为了防止后续氧化步骤中所述硅材料被氧化，该氮化硅薄层的厚度一般以 50 150nm为宜。 步骤2)用低压化学气相沉积法(LPCVD)淀积多晶硅，多晶硅的厚度取决于光刻精
度和纳米间隙的尺寸，一般在O. 5 1.5iim范围内；步骤3)氧化温度优选950 1050°C，
氧化时间要根据氧化速度和纳米间隙的宽度而定，通常在0. 5 1. 5小时范围内。 本发明采用具有纳米间隙的硬掩膜在硅基材上制作纳米间隙，克服了采用牺牲层
工艺制备纳米间隙面临的释放困难、可靠性差、工艺复杂的问题。本发明提出的纳米间隙制
作工艺简单，间隙采用干法各向异性刻蚀的方式加工完成，避免了湿法腐蚀中液体的表面
张力造成器件与驱动粘附的问题，释放时间更容易控制，加工过程不会对器件的其他材料
4造成腐蚀等其他不利影响。本制造工艺可应用于多种微纳机电器件的制备，例如纳隙电容 式谐振器，提高器件的可靠性，同时降低成本。
图l(a)-(d)为本发明实施例制作纳米间隙的工艺流程示意图，其中(a)是淀积 氮化硅薄层步骤；(b)是淀积多晶硅，光刻并刻蚀形成多晶硅图形间隙的步骤；(c)是氧化 多晶硅步骤；(d)是各向异性刻蚀形成纳米间隙步骤。
具体实施例方式
下面结合附图，通过实施例进一步详细描述本发明的方法，但不以任何方式限制 本发明的范围。 实施例1、在硅衬底中制作纳米间隙
图1所示的工艺流程图具体步骤如下 1)在硅衬底1上LPCVD 100nm氮化硅层2，如图1 (a)所示，该氮化硅层2是防止 后续氧化工艺时，硅衬底1同时被氧化； 2) LPCVD淀积800nm多晶硅3，光刻并刻蚀多晶硅3，形成宽度为1 y m的多晶硅图 形间隙，如图l(b)所示； 3)氧化多晶硅3，95(TC氢氧合成氧化0. 5小时，多晶硅图形间隙减至IOO纳米，这
层带有纳米间隙的氧化层4将作为刻蚀硅衬底的掩膜，如图l(c)所示； 4)反应离子刻蚀(RIE)去除间隙处氮化硅后，ASE各向异性刻蚀硅衬底20 y m，由
于ASE刻蚀对单晶硅(硅衬底1)和氧化硅(氧化层4)有很好的刻蚀选择比，可以得到所
述的纳米间隙5。
权利要求
一种在硅材料中形成纳米间隙的方法，包括如下步骤1)在硅材料上淀积一氮化硅薄层；2)在氮化硅薄层上淀积多晶硅，光刻并刻蚀多晶硅，形成具有一定宽度间隙的多晶硅图形；3)氧化多晶硅，形成的氧化层使得多晶硅图形中的间隙变窄至纳米量级；4)以步骤3)形成的氧化层为掩膜进行各向异性刻蚀，先采用反应离子刻蚀去除间隙处的氮化硅，再采用电感耦合等离子体深硅刻蚀刻蚀硅材料至所需深度，形成纳米间隙。
2. 如权利要求l所述的方法，其特征在于，步骤l)中氮化硅薄层的厚度为50 150nm。
3. 如权利要求l所述的方法，其特征在于，步骤l)用低压化学气相沉积法淀积氮化硅。
4. 如权利要求1所述的方法，其特征在于，步骤2)在多晶硅图形中的间隙宽度为1 2 ii m。
5. 如权利要求1所述的方法，其特征在于，步骤2)用低压化学气相沉积法淀积多晶硅。
6. 如权利要求1所述的方法，其特征在于，步骤2)多晶硅的厚度为0.5 1.5iim。
7. 如权利要求1所述的方法，其特征在于，步骤3)氧化多晶硅的温度为950 105(TC， 氧化时间为0. 5 1. 5小时。
全文摘要
本发明公开了一种在硅材料中形成纳米间隙的方法，先在硅材料上依次淀积一氮化硅薄层和多晶硅，光刻并刻蚀多晶硅，在多晶硅图形上形成具有一定宽度的间隙，然后氧化多晶硅，形成的氧化层使间隙变窄至纳米量级，以氧化层为掩膜各向异性刻蚀硅，形成纳米间隙。该方法简单易行且成本低，可应用于微纳机电器件的制备，例如纳隙电容式谐振器的制备。
文档编号B82B3/00GK101767772SQ201010103879
公开日2010年7月7日 申请日期2010年1月29日 优先权日2010年1月29日
发明者于晓梅, 刘毅, 张宇飞 申请人:北京大学