1.一种具有纯轴向变形敏感梁的面外压阻式加速度计芯片，其特征在于，包括设置在芯片外框(1)内部的质量块(3)，质量块(3)包括结构相同且相对于芯片外框(1)的横向中心线对称的第一质量块(3-1)和第二质量块(3-2)；第一质量块(3-1)的外侧面和第二质量块(3-2)的外侧面各自通过一个支撑梁(2)和芯片外框(1)固定连接；第一质量块(3-1)和第二质量块(3-2)的内侧面通过敏感梁(4)连接；
所述敏感梁(4)包括若干个第一敏感梁(4-1)和若干个第二敏感梁(4-2)，第一敏感梁(4-1)设置在两个质量块的中间部分，第二敏感梁(4-2)分离设置在两个质量块的侧边部；敏感梁(4)上的压敏电阻通过金属引线连接形成惠斯通全桥电路。
2.根据权利要求1所述的一种具有纯轴向变形敏感梁的面外压阻式加速度计芯片，其特征在于，所述支撑梁(2)设置在第一质量块(3-1)或第二质量块(3-2)沿z方向的中心线处，支撑梁(2)的平面平行于芯片外框(1)的平面。
3.根据权利要求2所述的一种具有纯轴向变形敏感梁的面外压阻式加速度计芯片，其特征在于，每一个支撑梁(2)上固定设置有蛇形梁(5)，所述蛇形梁(5)包括若干个蛇形单元(5-1)，每一个蛇形单元(5-1)的一端和芯片外框(1)连接，另一端和第一质量块(3-1)的外侧面或第二质量块(3-2)的外侧面固定连接；所述蛇形单元(5-1)为平面迂回结构。
4.根据权利要求2所述的一种具有纯轴向变形敏感梁的面外压阻式加速度计芯片，其特征在于，所述蛇形梁(5)包括两个蛇形单元(5-1)，两个蛇形单元(5-1)相对于芯片外框(1)的竖向中心线对称设置。
5.根据权利要求2所述的一种具有纯轴向变形敏感梁的面外压阻式加速度计芯片，其特征在于，所述蛇形单元(5-1)包括相互垂直的第一平面(5-2)和第二平面(5-3)，第一平面(5-2)平行于芯片外框(1)的短边(1-2)，第二平面(5-3)平行于芯片外框(1)的长边(1-1)；每一个第一平面(5-2)的两端分别连接有一个第二平面(5-3)。
6.根据权利要求1所述的一种具有纯轴向变形敏感梁的面外压阻式加速度计芯片，其特征在于，所述第一质量块(3-1)和第二质量块(3-2)的内侧面上各自设置有一个凸起(3-3)和凹槽(3-4)，每一个质量块上的凸起(3-3)和凹槽(3-4)相邻设置；第一质量块(3-1)的凸起(3-3)放置在第二质量块(3-2)的凹槽(3-4)中，第二质量块(3-2)的凸起(3-3)放置在第一质量块(3-1)的凹槽(3-4)中；第一质量块(3-1)的凸起(3-3)和第二质量块(3-2)的凸起(3-3)通过四个第一敏感梁(4-1)连接。
7.根据权利要求6所述的一种具有纯轴向变形敏感梁的面外压阻式加速度计芯片，其特征在于，第一质量块(3-1)的凸起(3-3)的外侧设置有两个第二敏感梁(4-2)，第二质量块(3-2)的凸起(3-3)的外侧设置有两个第二敏感梁(4-2)；两侧的第二敏感梁(4-2)相对于芯片外框(1)的竖向中心线对称。
8.根据权利要求6所述的一种具有纯轴向变形敏感梁的面外压阻式加速度计芯片，其特征在于，四个第一敏感梁(4-1)相对于芯片外框(1)的竖向中心线对称。
9.根据权利要求1所述的一种具有纯轴向变形敏感梁的面外压阻式加速度计芯片，其特征在于，所述面外压阻式加速度计芯片由soi硅片制作。
10.一种权利要求3所述的具有纯轴向变形敏感梁的面外压阻式加速度计芯片的制备方法，其特征在于，包括以下步骤：
1)对soi硅片进行双面热氧化，在soi硅片的上表面和下表面分别形成一层热氧二氧化硅层(7)，分别为上表面热氧二氧化硅层(7-1)和下表面热氧二氧化硅层(7-2)；
2)利用轻掺杂版，通过光刻和反应离子蚀刻方法去除soi上表面的轻掺杂区域内的上表面热氧二氧化硅层(7-1)，在轻掺杂区域内掺杂硼离子后，形成轻掺杂区(11)；
3)利用重掺杂版，通过光刻和反应离子蚀刻方法去除重掺杂区域内的上表面热氧二氧化硅层(7-1)，在重掺杂区域内进行重掺杂，形成欧姆接触区(13)；
4)在soi硅片的正面通过物理气象沉积方法沉积ti/al层，通过金属焊盘和导线版进行光刻，形成金属引线(14)和焊盘结构(15)；
5)在下表面热氧二氧化硅层(7-2)的背面通过气相沉积法沉积一层二氧化硅层(16)，下表面热氧二氧化硅层(7-2)和二氧化硅层(16)形成双掩膜层；
6)通过反应离子蚀刻方法去除soi硅片背面深刻蚀区域内的双掩膜层，使得soi硅片深刻蚀区域内的衬底硅(10)裸露；通过深反应离子刻蚀方法刻蚀衬底硅(10)，刻蚀掉质量块(3)下部的一部分；
7)通过光刻去除支撑梁(2)和蛇形梁(5)背面刻蚀区域的双掩膜层；通过深反应离子刻蚀方法继续刻蚀，形成质量块(3)的基底层结构、蛇形梁(5)的下部分；
8)通过运动间隙版图，对底层玻璃板(17)进行光刻胶掩膜，通过koh进行湿法腐蚀，在底层玻璃板(17)上形成空槽区域(19)；
9)通过离子刻蚀方法对soi硅片下表面剩余的双掩膜层进行刻蚀，使得soi硅片的衬底硅(10)裸露；通过阳极键合将衬底硅(10)区域封装在底层玻璃板(17)上；
10)通过反应离子蚀刻方法刻蚀去除soi硅片的上表面热氧二氧化硅层(7-1)，涂覆一层光刻胶，然后通过感应耦合等离子刻蚀方法刻蚀至埋氧层(8)停止，形成质量块(3)的上部分；形成支撑梁(2)和蛇形梁(5)的器件层部分；
11)通过反应离子蚀刻方法去除支撑梁(2)上部区域的埋氧层(8)，然后通过反应深离子刻蚀方法刻蚀掉蛇形梁(5)上部区域的埋氧层(8)，支撑梁(2)和蛇形梁(5)的上部分刻蚀完成；
12)将已刻蚀完成的soi硅片正面喷涂光刻胶进行保护，去除相应埋氧层(8)区域的光刻胶，然后利用缓冲液刻蚀在soi硅片正面剩余的埋氧层(8)，清洗soi硅片正面后自然晾干，最后再将soi硅片正面的光刻胶去除；
13)采用低温退火工艺处理soi硅片，纯轴向变形的mems三轴压阻式加速度计芯片制作完成。