专利名称：用于混合信号测试的事件测试器结构的制作方法
技术领域：
本发明涉及一种半导体测试系统，用于测试半导体集成电路，如大规模集成电路(LSI)，更具体地说，是涉及一种具有事件测试器结构的半导体测试系统，能够以高速度及高效率测试混合信号集成电路。在本发明的半导体测试系统中，测试系统由多个性能相同或不同的测试器模块自由组合构成，各测试器模块相互独立工作，因此能够同时测试被测器件的模拟信号块和数字信号块。
图1的示意方框图表示常规技术中用于测试半导体集成电路(以下称之“IC器件”、“被测LSI”或“被测器件”等)的半导体测试系统示例。
在图1的示例中，测试处理器11是一个设置在该半导体测试系统中的专用处理器，它通过一条测试器总线TB控制测试系统的运行。根据测试处理器11的模式数据，一模式产生器12分别为时序发生器13和波形格式器14提供时序数据和波形数据。波形格式器14采用模式产生器12的波形数据和时序发生器的时序数据产生一个测试模式，该测试模式通过驱动器15被提供给被测器件(DUT)19。
根据一个预定的阈值电压电平，模拟比较器16将DUT 19给出的、由该测试模式导致的响应信号转换成逻辑信号。逻辑比较器17将该逻辑信号与模式产生器12的期望值数据进行比较。该逻辑比较结果存于对应于该DUT 19之地址的故障存储器18。驱动器15、模拟比较器16以及用于改变被测器件引脚的开关(未示出)均设置在引脚电子线路20。
在该半导体测试系统中，每个测试引脚均配置了上述电路结构。因此，由于大规模半导体测试系统有大量的测试引脚，如从256至1048个测试引脚不等，相同数量的、如图1所示的电路结构被组合起来，实际的半导体测试系统变成了一个很大的系统。图2所示是这种半导体测试系统的外观示例。该半导体测试系统主要是由主机22、测试头24及工作站26组成。
例如，工作站26是一台计算机，配置有图形用户接口(GUT)，其功能是作为该测试系统与用户之间的接口。该测试系统的运行、测试程序的产生及测试程序的执行都是通过工作站26而被实施。主机22包括大量的测试通道(引脚)，各通道中设有如图1所示的测试处理器11、模式产生器12、时序发生器13、波形格式器14和比较器17。
测试头24包括大量印刷电路板，各电路板上设有引脚电子线路20，见图1。例如，测试头24呈圆柱形，其中构成引脚电子线路的印刷电路板呈辐射状排列。在测试头24的上面，被测器件19被插入在操作板28中心附近的一测试槽中。
在该引脚电子线路和操作板28之间，设置有一个引脚(测试)固定装置27，它是一个用于电信号传送的接触式结构。引脚固定装置27包括大量的连接器，例如用于电连接引脚电子线路及操作板的弹簧引脚(pogo-pin)。被测器件19从引脚电子线路接收测试模式信号并产生一个响应输出信号。
在常规半导体测试系统中，为产生施加于被测器件的测试模式，采用被称之为基于周期的格式所描述的测试数据。在基于周期的格式中，测试模式中每一变量的限定与该半导体测试系统的每一测试周期(测试器频率)相关。更明确地说，在某一特定测试周期中，测试周期(测试器频率)描述、波形(波形种类、边沿时序)描述、以及矢量描述对该测试模式作了详尽说明。
在被测器件的设计阶段，在计算机辅助设计(CAD)环境中，通过一测试台，所设计出的结果数据由逻辑仿真处理而进行鉴定。然而，通过测试台而获得的设计鉴定数据采用基于事件的格式描述。在基于事件的格式中，特定测试模式中的各个变化点(事件)参照时间段来描述，例如从“0”到“1”或从“1”到“0”。例如，时间段的定义是采用从一预定参考点开始的绝对时间长度，或是两个邻近事件之间的相对时间长度。
在美国专利申请第09/340,371号文件中，本发明的发明人公开了两种测试模式之间的比较，一种是采用基于周期格式的测试数据的测试模式构成，另一种是采用基于事件格式的测试数据的测试模式构成。本发明之发明人还提出了一种基于事件的测试系统，作为半导体测试系统中的一种新概念系统。在属于该发明之相同受让人的美国专利申请第09/406300号文件中，对于这种基于事件的测试系统之结构和运行给出了详细说明。
如上所述，半导体测试系统设置了大量的印刷电路板及类似器件，其数量等于或大于测试引脚的数量，其结果形成一个整体庞大的系统。在常规半导体测试系统中，印刷电路板及类似器件都是彼此相同的。
例如，在测试频率为500MHz、时序精度为80微微秒的高速和高分辨率测试系统中，印刷电路板对于所有的测试引脚都具有同样强的性能，每一引脚都能满足该测试频率和时序分辨率。因此，常规的半导体测试系统不可避免地成为一个成本非常昂贵的系统。而且，由于在每一测试引脚采用相同的电路结构，这种测试系统所能实施的测试类型是有限的。
例如，待测试器件包括一种具有模拟功能和数字功能的半导体器件。一个典型的例子就是音频IC或通信器件IC，包括模数(AD)转换器、数模(DA)转换器以及数字信号处理电路等。在常规的半导体测试系统中，一次只能进行一种功能测试。所以，为了测试上述的混合信号集成电路，必须以顺序方式分别对每一个功能块进行测试，例如，先测试AD转换器，接着测试DA转换器，然后测试数字信号处理电路。
甚至几乎经常性地有这样的情况，在测试只设置逻辑电路的器件时，并非这种被测器件的所有测试引脚不需要半导体测试系统的最高性能。例如，待测试的是一典型的逻辑LSI器件，该器件有几百个测试引脚，实际测试中，只有几个测试引脚处于最高速工作状态并需要最高速测试信号，而其他几百个测试引脚则工作在相当低的速度，而且需要的是低速测试信号。新近开发的单芯片系统(system-on-chip)也是如此，它是一种备受关注的半导体器件。因此，单芯片系统(SOC)只有少数引脚需用高速测试信号，而对于其它引脚用低速测试信号就足够了。
由于常规的半导体测试系统不能同时并行进行不同类型的测试，其缺陷是，为了完成混合信号器件的测试，它需要较长的测试时间。而且，只是被测器件的少数引脚所需的高性能却配置给所有的测试引脚，结果导致该测试系统的成本很高。
常规半导体测试系统之所以在如上所述的所有测试引脚中设置相同的电路结构，结果使其不能通过设有不同电路结构以同时进行两种或多种不同类型的测试，其原因之一便是该系统的配置是采用基于周期的测试数据来产生测试模式。采用基于周期的原理产生测试模式，其软件和硬件都趋于复杂，因此，要在该测试系统中包含不同的电路结构和相关的软件，实际上是不可能的，这样会使测试系统更加复杂。
为更清楚地解释上述理由，根据图3所示的波形，对两种测试模式构成做简单的比较，即一种是采用基于周期格式的测试数据的测试模式构成，另一种是采用基于事件格式的测试数据的测试模式构成。更详细的比较被公开在以上提到的美国专利申请中，该申请属于与本发明相同的受让人。
如图3的示例所示，其中，测试模式的产生，是根据在该集成电路的设计阶段中实施的逻辑仿真所得到的数据。该结果数据被存储在转储文件(dump file)37中，该转储文件37的输出为基于事件的格式的数据，表示所设计之LSI(大规模集成电路)器件的输入和输出中的变化，并具有图3右下方所示的说明38，例如，用于表示波形31。
在该示例中，假设通过采用该说明构成如波形31所示的测试模式，该波形31分别说明了产生于引脚(测试器引脚或测试通道)Sa和Sb的测试模式。描述该波形的事件数据由置位边沿San、Sbn及其时序(例如，从一参考点开始的时间段)、复位边沿Ran、Rbn及其时序组成。
在根据基于周期原理的常规半导体测试系统中，为产生所用的测试模式，测试数据必须被分为测试周期(测试器频率)、波形(波形类型及其边沿时序)和向量。这种描述的示例如图3之中部和左部所示。在基于周期的测试模式中，如图3之左部的波形33所示，测试模式被分为各个测试周期(TS1、TS2和TS3)以详细说明各测试周期的波形和时序(延时)。
对于这种波形、时序和测试周期的数据说明之示例参见时序数据(测试计划)36所示。波形的逻辑“1”、“0”或“Z”的示例如向量数据(模式数据)35所示。例如，在时序数据36中，测试周期由“频率”描述，以定义测试周期之间的时间间隔；波形由RZ(归零)、NRZ(未归零)和XOR(异或)来描述。此外，每一波形的时序由自相应的测试周期之一预定边沿开始的延时来限定。
如上文所述，由于常规半导体测试系统在基于周期的过程中产生测试模式，模式产生器、时序发生器和波形格式器中的硬件结构趋于复杂，相应地，在这样的硬件中所用的软件也变得复杂。此外，由于所有的测试引脚(例如在以上示例中的Sa和Sb)由共同的测试周期所限定，因而不可能同时在各测试引脚中产生不同周期的测试模式。
因此，在常规的半导体测试系统中，同样的电路结构被用于所有的测试引脚，在其中不可能组合不同电路结构的印刷电路板，结果，不可能同时以并行方式进行不同的测试，例如模拟块测试和数字块测试；而且，例如，高速型测试系统也需要包括低速硬件配置(例如高电压和大振幅发生电路及驱动器截止电路，等等)，因此，在这样一个测试系统中，高速性能得不到充分的改善。
相反，为了通过采用基于事件的方法产生测试模式，只需要读出存储于事件存储器中的置位/复位数据和相关的时序数据，所需的硬件和软件结构非常简单。而且，每一个测试引脚能够按照其是否有任何事件而独立地工作，而不是根据测试周期；因此，同时能够产生不同功能和频率范围的测试模式。
如上所述，该发明之发明人已提出了基于事件的半导体测试系统。在该基于事件的测试系统中，由于所包含的硬件和软件在结构和内容上都十分简单，有可能提出一种其中具有不同软硬件的总的测试系统。而且，由于各测试引脚能够相互独立工作，也就能够同时以并行的方式进行两个或多个功能不同、频率范围不同的测试。
因此，本发明的目的是提供一种半导体测试系统，该系统具有性能不同的测试器模块并与测试引脚相对应，因此，它通过同时对模拟功能和数字功能进行并行测试，能够测试混合信号器件。
本发明的另一目的是提供一种半导体测试系统，其中在测试器主机(或测试头)中可以自由地安装不同引脚数量、不同性能的测试器模块，这些测试器模块与该测试器主机之间的连接规格是标准化的。
本发明的又一目的是提供一种半导体测试系统，它能自由地容纳多个不同性能的测试器模块，因此，它能够同时并行测试多个不同种类的被测器件或功能块。
本发明的又一目的是提供一种半导体测试系统，它能自由地容纳多个性能不同的测试器模块，因而能以低成本建立一个具有足够测试性能的测试系统，进而能够在将来改进其性能。
本发明的半导体测试系统包括两个或多个性能不同的测试器模块；一个容纳两个或多个性能不同的测试器模块的测试头；设置在该测试头上用于电连接测试器模块与被测器件的装置；当被测器件是一个具有模拟功能和数字功能的混合信号IC时，一个与被测器件相对应的可选电路；以及一台主计算机，通过一测试器总线与测试器模块相联以控制该测试系统的整体运行。测试器模块之性能的一种类型是高速和高时序分辨率，另一种类型是低速和低时序分辨率。
在本发明的半导体测试系统中，每一测试器模块都包含多个事件测试器板。在该主计算机的控制下，每一测试器板提供一个测试模式给被测器件的一个对应引脚，并且对该被测器件所产生的结果输出信号进行鉴定。
由于本发明的半导体测试系统具有模块化的结构，因此可以根据被测器件的种类和测试目的而自由构成一个所需要的测试系统。因此，当被测器件是一个混合信号集成电路(其中既有模拟电路又有数字电路)时，可以同时以并行方式对模拟电路和数字电路进行测试。当被测器件是高速逻辑IC时，其中也仅有一小部分的逻辑电路实际工作在高速状态。因此，为了测试这种高速逻辑IC时，少数测试器引脚必须具有高速性能。在本发明的半导体测试系统中，该测试头与测试器模块(接口)之间连接的规格是标准化的。因此，任何具有标准接口的测试器模块能够安装在该测试头的任何位置。
如上所述，在本发明的半导体测试系统中，测试器模块(测试器板)的配置采用基于事件的结构，其中，执行测试所需的所有信息都以基于事件的格式来准备。因此，在常规技术中所采用的表示每一测试周期起始时序的频率信号或与该频率信号相同步工作的模式产生器就不再是必须的了。由于不必包括该频率信号或模式产生器，基于事件的测试系统中的每一个测试引脚都能独立于其它测试引脚进行工作。因而，可以同时进行不同类型的测试，比如模拟电路测试和数字电路测试。
此外，由于采用了基于事件的结构，该基于事件的测试系统的硬件就能极大地减少，而用于控制测试器模块的软件也能极大地简化。相应地，该基于事件的测试系统之总的物理尺寸就能减小，从而进一步降低成本、减少所占用的空间及节省相关的成本。
此外，在本发明的半导体测试系统中，在电子设计自动化(EDA)环境中，在该器件的设计阶段的逻辑仿真数据可以直接用于产生测试模式，以在鉴定阶段测试该器件。因此，可以大大缩短从器件设计到器件鉴定之间的工作周期，从而进一步降低测试成本，同时提高测试效率。
以下结合附图详细说明本发明的优选实施例。
图1是常规技术中的一种半导体测试系统(LSI测试仪)的基本结构方框图；图2是常规技术中的一种半导体测试系统的外观示例的示意图；图3是用于比较两个示例的图表，其中一个示例是常规半导体测试系统中产生基于周期的测试模式的说明，另一个示例是在本发明的半导体测试系统中产生基于事件的测试模式的说明；图4所示的方框图表示采用本发明的半导体测试系统测试混合信号IC(混合信号集成电路)的测试系统结构示例；图5是一个事件测试器中的电路结构示例的方框图，该事件测试器设置在一事件测试器板中，该事件测试器板被组合在根据本发明的一个测试器模块中；图6是通过组合本发明的多个测试器模块而建立一个半导体测试系统的示意图，该测试系统具有被分为不同性能的测试引脚；图7是一测试器模块示例的方框图，该测试器模块包括多个用于本发明的半导体测试系统的事件测试器板；图8所示的示意图表示一个混合信号IC的内部结构，该混合信号IC具有模拟功能和数字功能，及表示采用本发明的半导体测试系统以并行方式测试该混合信号器件中的不同功能的原理；图9A是采用常规半导体测试系统测试混合信号器件的测试过程示意图，图9B是采用本发明的半导体测试系统测试混合信号器件的测试过程示意图；图10是一个本发明的半导体测试系统的外观示例示意图。
参照图4至图10说明本发明的实施例。图4是本发明的半导体测试系统的基本结构方框图，该测试系统用于测试模拟/数字混合信号集成电路(混合信号IC)。在本发明的半导体测试系统中，所设置的一个测试头(测试器主机)用于在其中可选择地安装一个或多个模块化的测试器(下文称“测试器模块”)。所安装的测试器模块可以是多个与测试器引脚数量相对应的相同测试器模块，或者是不同测试器模块的组合，比如高速模块HSM以及低速模块LSM。
正如稍后将对图6和图7所作的说明一样，每一个测试器模块配置有多个事件测试器板43，比如有八个测试器板。此外，每一事件测试器板包括多个事件测试器66与多个测试器引脚相对应，比如32个事件测试器对应32个测试器引脚。因而，在图4的示例中，事件测试器板431处理器件测试的模拟部分，而其它的事件测试器板43处理器件测试的数字部分。
在图4的测试系统中，多个测试器板43都由一个测试器控制器41通过系统总线54来控制，该测试器控制器是该测试系统的一主计算机。如上所述，例如，八块事件测试器板43可以安装在一个测试器模块内。虽然图4中未示出，本发明的测试系统的典型配置是有两个或多个这样的测试器模块，如图6所示。
在图4的测试系统中，事件测试器板43提供一个测试模式(测试信号)给被测器件19，然后检验被测器件在该测试模式下的响应信号。为了测试被测器件的模拟功能，可以在该测试系统设置一个可选电路48。这种可选电路48包括，例如，一个DA转换器、一个AD转换器和一个滤波器。
例如，每个事件测试器板43包括作为32个通道的事件测试器661-6632一个接口53、一个处理器67以及一个存储器68。每一事件测试器66与一测试引脚相对应，并且在同一个测试器板内都具有相同的内部结构。在本例中，事件测试器66包括一个事件存储器60、一个事件执行单元47、一个驱动器/比较器61以及一个测试结果存储器57。
事件存储器60存储用来产生测试模式的事件数据。事件执行单元47根据事件存储器60中的事件数据来产生测试模式，该测试模式通过驱动器/比较器61加在被测器件上。如果被测器件的输入引脚是模拟输入，那么上述的可选电路48就通过其中的DA转换器把该测试模式转换成一模拟信号。因此，该模拟信号可以加到被测器件上。通过驱动器/比较器61把被测器件的输出信号与一期望信号相比较，其结果被存储在测试结果存储器57中。如果被测器件的输出信号是一模拟信号，必要时，通过可选电路48内的AD转换器可以将该模拟信号转换成一数字信号。
图5的方框图更详细地显示事件测试器板43中的事件测试器66的结构示例。在上述的美国专利申请号09/406,300及美国专利申请号09/259,401的文件中，对于基于事件的测试系统做了更详细的说明，这两项专利申请属于该发明的相同受让人。在图5中，与图4中之方框相同的方框以相同的参考标号表示。
接口53和处理器67通过系统总线54而连接在测试器处理器(主计算机)41上。例如，接口53用于转送测试器控制器41的数据至事件测试器板中的一寄存器(未示出)，以把事件测试器分配给被测器件的输入/输出引脚。例如，当主计算机发送一组分配地址到系统总线，接口53解释该组分配地址，并允许主计算机的数据被存储在特定的事件测试器板中的寄存器。
例如，处理器67被设置在每一事件测试器板中，并控制事件测试器板中的运行，包括事件(测试模式)的产生、对被测器件输出信号的鉴定和故障数据的采集。该处理器67能够被设置在每一测试器板上或是每若干个测试器板上。此外，处理器67并不总是有必要设置在该事件测试器板中，但是由测试器控制器41能够直接对该事件测试器板实现相同的控制功能。
例如，在最简单的情况下，地址控制器58是一个程序计数器，该地址控制器58控制被传送至故障数据存储器57和事件存储器60的地址。该事件时序数据作为一个测试程序，从主计算机被传送至事件存储器60并被存储在其中。
该事件存储器60存储如上所述的事件时序数据，该数据定义了该事件中的每一时序(从“1”到“0”和从“0”到“1”的改变点)。例如，事件时序数据被存储为两种数据，一种表示基准时钟周期的整数倍，而另一种表示基准时钟周期的几分之一。优选的是，该事件时序数据在被存储于事件存储器60之前先被压缩。
在图5的示例中，图4中的事件执行单元47设置有一解压单元62、一时序计数/比例逻辑(timing count/scaling logic)63和事件发生器64。该解压单元62对事件存储器60的压缩时序数据进行解压缩(再现)。该时序计数/比例逻辑63通过总计或修改事件时序数据，产生每一事件的时间长度数据。该时间长度数据由自一预定参考点起的时间长度(延时)表示每一事件的时序。
事件发生器64根据该时间长度数据产生一测试模式，并通过驱动器/比较器61向被测器件19提供该测试模式。因此，通过鉴定其响应输出，测试该被测器件(DUT)19的一个特定引脚。如图4所示，该驱动器/比较器61主要由一驱动器和一比较器构成，其中驱动器驱动被施加于该特定器件引脚的测试模式，比较器确定器件引脚之输出信号的电压电平，并将该输出信号和所期望的逻辑数据进行比较，该输出信号是由该测试模式引发的。
在以上所概述的事件测试器中，施加于被测器件的输入信号、与被测器件的输出信号相比较的期望信号是由基于事件格式的数据产生的。在该基于事件的格式中，在输入信号和期望信号上的改变点之信息是由动作信息(置位和/或复位)和时间信息(自一特定点的时间长度)组成。
如上所述，在常规的半导体测试系统中，采用的是基于周期的方法，该方法所需的存储容量小于基于事件的结构所需容量。在基于周期的测试系统中，输入信号和期望信号的时间信息是由周期信息(频率信号)和延时信息构成。输入信号和期望信号的动作信息是由波形数据和模式数据构成。在这种情况下，延时信息只能由有限数量的数据来限定。而且，为了灵活地产生模式数据，其测试程序必须在其中包括许多循环、跳转和(或)子程序。因此，常规的测试系统需要复杂的结构和工作过程。
在基于事件的测试系统中，没有必要采用基于周期的常规测试系统中那么复杂的结构和操作过程，因此容易增加测试引脚的数量和(或)在相同的测试系统中组合不同性能的测试引脚。尽管基于事件的测试系统需要大容量的存储器，但这种存储器容量的增加并不是主要问题，因为在当今，存储器密度的增加和存储器成本的降低都取得了迅速地、不断地进展。
如上所述，在该基于事件的测试系统中，每一个测试引脚或每一组测试引脚都可以进行相互独立的测试工作。因此，当要进行多个不同种类的测试时，比如在测试包括模拟信号和数字信号的混合信号器件时，这些不同种类的测试可以同时并行进行。此外，这些不同种类测试的起始与结束时序可以独立地建立。
图6是通过组合本发明的多个测试器模块而构建的一半导体测试系统的示意图，该测试系统具有被分为不同性能的测试引脚。
例如，根据测试固定装置127的引脚数、被测器件的类型和被测器件的引脚数，测试头124设置有多个测试器模块。以后将说明，该测试固定装置和测试模块之间的接口(连接)规格是标准化的，以便使任何测试器模块可以被安装在该测试头(系统主机)中的任何位置。
测试固定装置127包括大量的弹性连接器，比如弹簧引脚，以实现与测试器模块和操作板128的电连接及机械连接。被测器件19插入在操作板128上的测试槽中，从而与该半导体测试系统建立电连接。根据被测器件的规格，图4中用于模拟测试的可选电路48可以被排列在操作板128上。
每一个测试器模块设有预定数量的引脚组。例如，一个高速模块HSM安装对应于128个测试引脚(测试通道)的印刷电路板，而一个低速模块LSM安装有对应于256个测试引脚的印刷电路板。列出这些数字只是为了示范，其它不同数量的测试引脚也是可能的。在图7的示例中，测试器模块把256个通道作为一个基本单元进行配置，其中安装了8块事件测试器板。例如，每块事件测试器板包括32个事件测试器(测试通道)。
如上所述，测试器模块中的每块板设有事件测试器，每个事件测试器产生测试模式并通过操作板128加在被测器件的相应引脚。被测器件19对该测试模式响应的输出信号通过操作板128传送到测试器模块中的事件测试器板上，并与期望信号进行比较，以确定该被测器件是合格或有故障。
每个测试器板设置有一个接口(连接器)126。该连接器126的设置符合测试固定装置127的标准规格。
例如，在测试固定装置127的标准规格中，连接器引脚的结构、引脚的阻抗、引脚间的距离(引脚间距)、以及引脚的相对位置都被规定而用于预期的测试头。通过在所有测试器模块上采用符合该标准规格的接口(连接器)126，就可以自由地建立测试器模块之不同组合的测试系统。
由于本发明的结构，能够建立具有最佳性能价格比并与被测器件相适应的测试系统。而且，通过替代一个或多个测试模块，能够使测试系统的性能得到改善。因此，能够延长该测试系统总的使用寿命。而且，本发明的测试系统能够容纳多个性能相互不同的测试模块，因此，采用相应的测试模块能够直接实现该测试系统所需的性能，因而，该测试系统的性能可以容易地、直接地得以改善。
图8是利用本发明的半导体测试系统并行进行不同类型测试的基本原理示意方框图，被测器件是具有模拟功能和数字功能的混合信号器件19。在本例中，混合信号器件19包括一个AD转换器电路、一个逻辑电路、及一个DA转换器电路。如上所述，本发明的半导体测试系统可以对每一组特定数量的测试器引脚进行独立于其它组的测试。因此，通过把各组测试器引脚分配给混合信号器件的各个电路，就能够同时并行地对这些电路进行测试。
图9A是用常规半导体测试系统测试混合信号器件的测试过程示意图，图9B是用本发明的半导体测试系统测试混合信号器件的测试过程示意图。当用常规半导体测试系统测试如图8所示的具有模拟电路和数字电路的混合信号IC时，该测试是以连续方式进行的，比如，完成了一项测试后再进行下一步测试。因此，完成测试所需的总时间是如图9A所示的所有测试时间的总和。
相反，当采用本发明的半导体测试系统测试图8所示的混合信号IC时，AD转换器电路、逻辑电路、及DA转换器电路可以同时并行进行测试，如图9B所示。因此，本发明能极大地缩短总的测试时间。由于通常的作法是采用预定公式来鉴定AD转换器电路和DA转换器电路的测试结果，每一个AD及DA电路测试后的计算时间被规定在图9A及9B中。
本发明的半导体测试系统的外观示例如图10的示意图所示。在图10中，例如，一台主计算机(主系统计算机)41是一台具有图形用户接口(GUI)的工作站。该主计算机的功能是作为一个用户接口和一个控制器，以控制该测试系统总的运行。主计算机41通过系统总线54(图4和图5)与该测试系统的内部硬件相连。
常规的半导体测试系统根据基于周期之原理而配置的，使用模式产生器和时序发生器，而本发明之基于事件的测试系统却不需要。因此，通过在测试头(或测试器主机)124中安装所有模块化的事件测试器，有可能显著地减小整个测试系统的物理尺寸。
如前所述，在本发明的基于事件的半导体测试系统中，每一测试引脚都能够相互独立地进行工作。因此，通过把各组测试引脚分配给不同的被测器件或不同的被测块，就能同时测试两个或更多个不同的器件或块。因此，依据本发明的半导体测试系统，就能同时并行地测试混合信号器件中的模拟电路和数字电路。
如上所述，在本发明的半导体测试系统中，测试器模块(测试器板)的配置采用基于事件的结构，其中，所有执行测试所需的信息都以基于事件的格式来准备。因此，在常规技术中采用的表示每一测试周期起始时序的频率信号或与该频率信号同步工作的模式产生器就不再是必需的了。由于不必包括频率信号或模式产生器，在基于事件的测试系统中的各测试引脚可以独立于其它测试引脚而工作。因此，可以同时进行不同类型的测试，例如模拟电路测试和数字电路测试。
由于本发明的半导体测试系统具有模块化的结构，因此可以根据被测器件的种类和测试目的灵活地构成所需的测试系统。此外，该基于事件的测试系统的硬件可以被极大地缩减，同时测试系统的软件也能极大地简化。因此，不同性能和功能的测试器模块可以安装在同一个测试系统中。而且，如图6所示，该基于事件的测试系统的总物理尺寸也能明显减小，导致进一步降低成本、减小设备占用空间、以及节省相关的成本。
另外，在本发明的半导体测试系统中，在电子设计自动化(EDA)环境中，在该器件的设计阶段的逻辑仿真数据可以直接用于产生测试模式，以在鉴定阶段测试该器件。因此，可以大大缩短从器件设计到器件鉴定之间的工作周期，从而进一步降低测试成本，同时提高测试效率。
虽然在此只专门说明了一个优选的实施例，可以理解的是，在不背离本发明的宗旨和预期范围，在所附权利要求的范围内，根据上述指导，可能对本发明作出许多修改和变化。
权利要求
1.一种用于测试混合信号集成电路的半导体测试系统，包括两个或多个性能相互不同的测试器模块；一个测试头，用于容纳两个或多个性能不同的测试器模块；用于电连接测试器模块与被测器件的装置，该装置设置在该测试头上；当被测器件是具有模拟功能块和数字功能块的混合信号集成电路时，与被测器件相对应的一个可选电路，以及一台主计算机，通过测试器总线与测试器模块相联，控制该测试系统的整体运行；由此而同时并行测试该混合信号集成电路的模拟功能块和数字功能块。
2.根据权利要求1所述的用于测试混合信号集成电路的半导体测试系统，其中，测试器模块之性能的一种类型是高速和高时序分辨率，另一种性能类型是低速和低时序分辨率。
3.根据权利要求1所述的用于测试混合信号集成电路的半导体测试系统，其中，用于连接测试器模块、电连接测试器模块与被测器件的连接装置的连接规格是标准化的。
4.根据权利要求1所述的用于测试混合信号集成电路的半导体测试系统，其中，电连接测试器模块与被测器件的连接装置包括一个操作板和一个测试固定装置，操作板上设有一个安装被测器件的机械结构，测试固定装置设有一个电连接该操作板与测试器模块的连接机构。
5.根据权利要求1所述的用于测试混合信号集成电路的半导体测试系统，其中，若干测试引脚可变地分配给测试器模块。
6.根据权利要求1所述的用于测试混合信号集成电路的半导体测试系统，其中，若干测试引脚可变地分配给测试器模块，这种测试引脚的分配及其修改由来自该主计算机的地址数据进行调整。
7.根据权利要求1所述的用于测试混合信号集成电路的半导体测试系统，其中，每一测试器模块包括多个事件测试器板，其中每一事件测试器板被分配给预定数量的测试引脚。
8.根据权利要求7所述的用于测试混合信号集成电路的半导体测试系统，其中，每一个测试器模块对应一个事件测试器板。
9.根据权利要求1所述的用于测试混合信号集成电路的半导体测试系统，其中，每个测试器模块包括一个内部控制器，该内部控制器根据主计算机的指令，控制由该测试器模块产生一测试模式，并鉴定被测器件的输出信号。
10.根据权利要求7所述的用于测试混合信号集成电路的半导体测试系统，其中，每一个测试器模块包括多个事件测试器板，其中每一个事件测试器板包括一个内部控制器，该内部控制器根据主计算机的指令，控制由该测试器模块产生一测试模式，并鉴定被测器件的输出信号。
11.根据权利要求1所述的用于测试混合信号集成电路的半导体测试系统，其中，每一个测试器模块包括多个事件测试器板，每一个事件测试器板被分配至一个测试引脚，其中每个事件测试器板包括一控制器，根据主计算机的指令，控制由该测试器模块产生测试模式，并鉴定被测器件的输出信号；一事件存储器，用于存储每一事件的时序数据；一地址序列发生器，在该控制器的控制下，用于提供地址数据给该事件存储器；用于根据该事件存储器的时序数据而产生测试模式的装置；及一驱动器/比较器，用于将测试模式传送到被测器件的相应的引脚，并接收被测器件的响应输出信号。
全文摘要
一种测试半导体器件的半导体测试系统,特别是一种具有多个不同类型测试器模块的半导体测试系统,用于高速和高效率地测试具有模拟信号和数字信号的混合信号集成电路。本发明的半导体测试系统包括两个或多个性能不同的测试器模块;一个容纳两个或多个性能不同的测试器模块的测试头;设置在该测试头上用于电连接测试器模块与被测器件的装置;当被测器件是一个具有模拟功能和数字功能的混合信号集成电路时与被测器件相对应的一个可选电路;以及通过测试器总线与测试器模块相联以控制该测试系统整体运行的一台主计算机。每一事件测试器模块包括一个测试器板,该测试器板配置为基于事件的测试器。
文档编号G01R31/28GK1385710SQ0111761
公开日2002年12月18日 申请日期2001年5月11日 优先权日2001年5月11日
发明者菅森茂 申请人:株式会社鼎新