专利名称：差动变压器的信号处理装置及信号处理方法
技术领域：
本发明涉及一种从激励频率被设定得较低的差动放大器中得到响应速度快的测定信号的差动变压器的信号处理装置及信号处理方法。特别是涉及一种差动变压器的信号处理装置及信号处理方法，该装置利用适用于分辨率1nm等级的高分辨率的电子测微计中的激励频率为5kHz左右的以往的磁头(head)，可以得到从10倍到100倍(从200Hz到2kHz)的响应速度的测定信号。
背景技术：
以往的电子测微计如特开2002-340505号公报中记载的那样，如图1所示，利用包含对构成磁头20的主轴22的位移进行传导的磁芯26和相对于该磁芯26的机械的中心位置(称为中性点)对称设置的相互串联连接的传感器线圈28、30的差动变压器，利用磁芯26的位置产生的传感器线圈28、30的阻抗的变化，根据在从外部的振荡器32向传感器线圈28、30施加电压时，在各传感器线圈28、30的两端产生的、如图2所示的电压E1、E2的差(E1-E2)的磁芯26的位置的变化，检测主轴22的位移。
具体来说，如图3所示，在将振荡器32产生的例如频率5kHz的正弦波状的驱动信号经由驱动放大器34施加到磁头(支架(cartridge)磁头或者杠杆(lever)磁头)20的传感器线圈28、30(省略图示)，将从前述传感器线圈28、30的中性点得到的输出信号通过前置放大器36放大，通过同步检波器38与前述振荡器32驱动的激振信号同步进行半波或者全波整流，通过低通滤波器(LPF)40除去5kHz分量以后，将模拟信号用表头(meter)显示，或者通过模数(A/D)变换器42变换为数字信号，通过微处理器44进行数字处理后以数字显示。该微处理器44的输出的数字数据的输出信号例如通过并行-串行变换器、移位寄存器、网关(gate)、通信驱动器等进行必要的处理。
但是，电子测微计由于通过差动变压器(电感器)构成，所以即使要通过电阻器调整平衡，也不能取得对于电感部分和电容部分的平衡，因此，不能将基准位置中的信号正确地设定为零。而且，根据磁头20的特性，激励频率不高，例如低到5kHz，所以在电路后级中的同步检波器38的5kHz纹波分量残留。因此，需要将截止频率低的LPF40设在同步检波器38的后级，导致响应速度降低。例如，以普及型的0.1μm分辨率，约为20Hz(-3dB)。但是，在分辨率需要约为1nm的高精度的电子测微计中，存在响应速度更慢，为数百毫秒(数Hz)的问题。
另一方面，虽然也考虑加快磁头自身的激励频率，但是为了在磁头中增加某些变更，需要重新开发磁头。
发明内容
本发明是为解决前述以往的问题而完成的，以从较低设定激励频率的差动放大器中得到响应速度快的测定信号为课题。
本发明提供一种差动变压器的信号处理装置，用于从较低设定激励频率的差动变压器中得到响应速度快的测定信号，该装置包括高频振荡器，产生比差动放大器的激励频率高的频率的高频信号；分频器，用于将高频信号分频后作为差动变压器的驱动信号；频率降低部件，用于使高频振荡的频率仅降低驱动信号的频率部分；混频器，将频率降低部件的输出施加到差动变压器的输出上；高通滤波器或者带通滤波器，从混频器的输出中截止低频分量；以及通过高频信号或者带通滤波器对高通滤波器的输出进行同步检波的部件，从而解决前述的问题。
而且，本发明的差动变压器的信号处理装置还包括第一PLL电路，用于提取并保持所述频率降低部件的输出的频率分量；以及第一相位调整器，用于使所述差动变压器和频率降低部件的输出的相位匹配。
而且，本发明的差动变压器的信号处理装置还包括第二PLL电路，用于提取并保持所述高通滤波器或者带通滤波器的输出的频率分量；以及第二相位调整器，用于使所述高通滤波器或者带通滤波器的输出和高频信号的相位匹配。
本发明还包括一种差动变压器的信号处理方法，用于从激励频率被设定得较低的差动变压器中得到响应速度快的测定信号，其特征在于，该方法包括产生频率比差动放大器的激励频率高的高频信号的步骤；将所述高频信号分频后作为差动变压器的驱动信号的步骤；使所述高频振荡的频率仅降低驱动信号的频率部分的步骤；将仅降低该频率部分的信号施加到差动变压器的输出上的步骤；从该被施加的信号中截止低频分量的步骤；以及通过所述高频信号对该低频分量被截止的信号进行同步检波的步骤。
按照本发明，可以从较低地设定激励频率的差动变压器中得到响应速度快的测定信号。因此，原样使用目前的磁头，通过电路部，可以将响应速度提高10倍到100倍。
通过以下最佳实施方式的详细描述，可以使本发明的新颖的特征和优点更加清楚。
参照附图对最佳实施方式进行说明，其中，用相同标号表示图中被指示的相同部件。
图1是表示在电子测微计中使用的差动变压器的原理的结构图。
图2是表示相同传感器线圈输出的例子。
图3是表示以往的电子测微计的信号处理装置的结构例的方框图。
图4是表示本发明的第一实施方式的结构的方框图。
图5是表示第一实施方式的各部信号波形的线图。
图6是表示本发明的第二实施方式的结构的方框图。
具体实施例方式
以下，参数附图详细说明本发明的实施方式。
本发明的第一实施方式如图4所示，在具有与以往相同的5kHz的支架磁头或者杠杆磁头(简称为磁头)20、驱动放大器34、前置放大器36、A/D变换器42和微处理器44的电子测微计中，具有高频波(传送波)振荡器50，产生与磁头20的截止频率(5kHz)相比，频率例如增高为500倍到数千倍的无线频率(例如2.56Mhz或者5.12MHz或者10.24MHz)的矩形波状的高频波(载波)信号；分频器52，用于将该高频振荡器50输出的高频波信号分频(例如分频为1/512或者1/1024或者1/2048)后，作为磁头20的激励频率5kHz；正弦波形变换器54，用于将该分频器52输出的矩形波信号变换为正弦波信号后，作为输入到与以往相同的驱动放大器34中的驱动信号；锁相环(PLL)电路56，用于从与以往相同的前置放大器36的输出中提取并保持与激励频率相同的5kHz分量；倍增器(或者分频器)60，作为用于将前述高频振荡器50输出的高频信号进行激励频率部分降低的频率降低部件；第一PLL电路62，根据该倍增器60的输出，生成正确的2.555MHz或者5.115MHz或者10.235MHz信号；第一相位调整器64，用于使前述前置放大器36的输出和经过第一PLL电路62的倍增器60的输出的相位匹配；混频器66，将前述前置放大器36的输出和该第一相位调整器64的输出混合后调制；高通滤波器(HPF)68，用于从该混频器66的输出(高频信号为10.24MHz的情况下为10.235MHz±5KHz)截止频率低的分量(例如10.23MHz)，使频率高的分量(例如10.24MHz)通过；第二PLL电路70，用于提取并保持该HPF68的输出的2.56MHz或者5.12MHz或者10.24MHz分量；第二相位调整器72，用于通过该第二PLL电路70的输出，调制高频振荡器50输出的相位；双平衡混频器74，将前述HPF68的输出以该第二相位调整器72的输出进行同步检波；在A/D变换器42的输出侧用于使该双平衡混频器74输出的低频分量通过的比以往小的例如数字的LPF76。
而且，也可以在A/D变换器42之前具有模拟滤波器以取代数字LPF76。
图5表示本实施方式中的各部信号波形。
这样，通过在与以往相同的磁头20的输出中加载高频信号，可以实现响应速度的高速化。
在本实施方式中，作为高频振荡器50使用输出矩形波者，所以可以通过分频器52进行分频。而且，对高频振荡器50的输出进行分频的方法，不限于此，也可以将高频振荡器作为正弦波输出，省略正弦波形变换器54。
而且，在本实施方式中，通过设置第一和第二PLL电路62、70和第一和第二相位调整器64、72，所以可以使相位确实地匹配。而且按照规格，可以省略它们中的一方或者两方。
并且，如图6所示的第二实施方式，也可以取消第一实施方式的PLL电路56，将5kHz的信号从分频器52输出到第一相位调整器64。
而且，前述高通滤波器68也可以取代为带通滤波器，或者与匹配于固定的频率的陷波滤波器或者带通滤波器进行组合。其中，如果是具有急剧的陷波特性的带通滤波器，则可以提供S/N比，为更好的选择。
在前述的实施方式中，本发明被利用于电子测微计中，但是本发明的应用对象不限于此，可知可以同样应用在其他电子测微计产品、以及利用了差动变压器的一般的测试器中。
本技术领域的技术人员应该了解，前述实施方式仅为表示本发明的申请原则的例子。在不脱离本发明的精神和权利要求的范围内，本技术领域的技术人员可以容易想出各种组合方式。
2004年5月24日提交的日本专利申请No.2004-153115以及2005年5月13日提交的日本专利申请No.2005-141294包括说明书、附图和权利要求，该申请公开的内容在此通过引用被整体并入本发明。
权利要求
1.一种差动变压器的信号处理装置，用于从激励频率被设定得较低的差动变压器中得到响应速度快的测定信号，其特征在于，该装置包括高频振荡器，产生频率比差动放大器的激励频率高的高频信号；分频器，用于将所述高频信号分频后作为差动变压器的驱动信号；频率降低部件，用于使所述高频振荡的频率仅降低驱动信号的频率部分；混频器，将所述频率降低部件的输出施加到差动变压器的输出上；高通滤波器或者带通滤波器，从所述混频器的输出中截止低频分量；以及通过所述高频信号对所述高通滤波器或者带通滤波器的输出进行同步检波的部件。
2.如权利要求1所述的差动变压器的信号处理装置，其特征在于，该装置还包括第一PLL电路，用于提取并保持所述频率降低部件的输出的频率分量；以及第一相位调整器，用于使所述差动变压器和频率降低部件的输出的相位匹配。
3.如权利要求1或2所述的差动变压器的信号处理装置，其特征在于，该装置还包括第二PLL电路，用于提取并保持所述高通滤波器或者带通滤波器的输出的频率分量；以及第二相位调整器，用于使所述高通滤波器或者带通滤波器的输出和高频信号的相位匹配。
4.如权利要求1所述的差动变压器的信号处理装置，所述高频振荡器输出矩形波。
5.如权利要求1所述的差动变压器的信号处理装置，所述高频振荡器输出正弦波。
6.如权利要求1所述的差动变压器的信号处理装置，所述频率降低部件为倍增器或者分频器。
7.如权利要求1所述的差动变压器的信号处理装置，所述同步检波的部件是双平衡混频器。
8.一种差动变压器的信号处理方法，用于从激励频率被设定得较低的差动变压器中得到响应速度快的测定信号，其特征在于，该方法包括产生频率比差动放大器的激励频率高的高频信号的步骤；将所述高频信号分频后作为差动变压器的驱动信号的步骤；使所述高频振荡的频率仅降低驱动信号的频率部分的步骤；将仅降低该频率部分的信号施加到差动变压器的输出上的步骤；从该被施加的信号中截止低频分量的步骤；以及通过所述高频信号对该低频分量被截止的信号进行同步检波的步骤。
全文摘要
本发明提供一种差动变压器的信号处理装置，在具有工作变压器的测定装置中包括高频振荡器，产生比差动放大器的激励频率高的频率的高频信号；分频器，用于将所述高频信号分频后作为差动变压器的驱动信号；倍增器或者分频器，用于使所述高频信号的频率仅降低驱动信号的频率部分；混频器，将倍增器或者分频器的输出施加到差动变压器的输出上；高通滤波器或者带通滤波器，从所述混频器的输出中截止低频分量；以及通过所述高频信号对所述高通滤波器或者带通滤波器的输出进行同步检波的双平衡混频器。由此，利用激励频率低的目前的磁头，得到响应速度快的输出信号。
文档编号G01B7/00GK1702426SQ200510073810
公开日2005年11月30日 申请日期2005年5月24日 优先权日2004年5月24日
发明者堀川俊朗 申请人:三丰株式会社