专利名称：硅光电倍增器读出电路的制作方法
硅光电倍增器读出电路下面的内容涉及光电二极管，且特别地涉及盖革(Geiger)模式的雪崩光电二极管的阵列。已经发现这种光电二极管对于用在正电子发射断层显像(PET)和单光子发射计算机化断层显像(SPECT)系统、光学成像设备中的探测器的具体应用，以及其中部署了光电传感器的阵列的其他应用。在医疗和其他领域中的各种应用依赖于低能级(low level)光脉冲的探测。PET系统例如包括探测表示在检查区域中发生正电子衰变的、时间上一致的511千电子伏(keV)伽马光子的辐射敏感探测器。该探测器包括响应于接收到的511keV伽马而生成较低能量光子爆裂(burst)(典型地在可见光范围内或附近)的闪烁器，且每个爆裂(burst)典型地包括在数十到数百纳秒(ns)数量级的时间周期上散布的数百到数千数量级的光子。在飞行时间(TOF)PET系统的情况下，伽马光子的相对到达时间已经被用于估计沿响应线(LOR)的正电子衰变位置。光电倍增管(PMT)已经常规地被用于探测由闪烁器产生的光子。然而，PMT是基于容量相对较大的真空管的设备，其不是特别适合需要高空间分辨率的应用。最近，已经引入了硅光电倍增器(SiPM)。SiPM已经包括探测器像素的阵列，其中每个像素包括数千数量级的、并联地电连接的雪崩光电二极管(APD)单元。各种AH)单元以盖革模式工作，其中每个单元包括粹熄电路(quenching circuit)。SiPM可以提供多个优点，包括相对紧凑的尺寸、良好的灵敏度以及良好的空间分辨率。而且，APD和他们的相关读出电路通常可以被装配在公共半导体衬底上。在日期为2006 年 10 月 26 日、且名称为 “Digital SiIiconPhotomultipIier forT0F-PET” 的 PCT 公布 W02006/111883A2 中公开了包括以单元级别(at the cell level)实现的数字读出电路的数字SiPM。如在该公布中更充分地公开的，所描述的结构可以被使用以提供特别有效的数字读出机制(scheme)。然而，以单元级别实现读出电路趋于增加专用于读出电路的单元面积的百分比。反过来说，该布置趋于减少可用于光电二极管的面积并且因此减少该阵列的面积效率。另外，通常可以通过改进系统定时测量的准确性来增强系统性能。本申请的几个方面解决了这些问题和其他的问题。
根据第一方面，一种装置包括第一光电探测器单元和第二光电探测器单元。第一光电探测器单元包括第一雪崩光电二极管和第一电路。第一电路感测第一光电二极管的雪崩并且存储指示所感测的雪崩的第一I位(比特)数字值。第二光电探测器单元包括第二雪崩光电二极管和第二电路。第二电路感测第二光电二极管的雪崩并且存储指示所感测的雪崩的第二 I位(bit)数字值。根据另一方面，一种方法包括在光电探测器像素的多个光电探测器单元中，确定该单元的雪崩光电二极管是否产生指示雪崩的信号；将确定的结果作为I位数字值存储在该单元的电路中；以及计数所存储的数字值以产生指示雪崩数量的值。根据另一方面，一种光电探测器装置包括多个光电二极管单元。这些单元包括雪崩光电二极管和读出电路。该读出电路包括提供(present)异步的I位数字光电二极管雪崩信号的第一输出和提供同步的I位数字光电二极管雪崩信号的第二输出。该装置还包括计数所提供的同步信号的计数器和包括与第二输出操作性电通信的触发输入的时间-数字变换器。根据另一方面，一种光电探测器包括半导体衬底、多个装配在该衬底上的光电探测器单元。该单元包括雪崩光电二极管(20·8)和6晶体管SRAM单元。根据本发明的另一方面，一种光电探测器包括雪崩光电二极管、锁存光子触发电路(308)、光子触发输出(212)和光子数据输出(214)。根据另一方面，一种光电探测器包括半导体衬底、装配在该衬底上的第一光电传感器、和装配在该衬底上的第一光电传感器读出电路。第一读出电路包括第一输出启动输入、经由第一输出启动输入有选择地启动的第一漏极开路数字输出电路、以及第二漏极开路数字输出电路。该光电探测器还包括装配在所述衬底上的第二光电传感器和装配在所述衬底上的第二光电传感器读出电路。第二读出电路包括第二输出启动输入、经由第二输出启动输入有选择地启动的第三漏极开路数字输出电路、以及第四漏极开路数字输出电路。本领域的技术人员通过阅读并理解下面的详细描述后将会理解本发明的其他方面。本发明可以具体化为各种组件和组件的布置以及各种步骤和步骤的布置。附图仅仅是为了说明优选实施例的目的，并且不应当被解释为限制本发明。图I描绘成像系统。图2A描绘探测器像素。图2B描绘读出序列。图3描绘读出电路。图4描绘6晶体管静态随机存取存储器(SRAM)单元。图5、6、7和8描绘单元读出电路。图9描绘方法。参照
图1，示例成像系统100包括一个或多个辐射敏感探测器102、数据采集系统103、图像生成器104、以及操作者接口 106。辐射敏感探测器102包括一个或多个SiPMlOS1Y如下面进一步详细描述的，SiPM108包括一个或多个探测器像素142^，其产生指示能量、到达时间、位置和/或由SiPM所探测的辐射的其他特性的输出数据。波长转换器110 (比如闪烁器)可以被提供以转换引入辐射的波长，使之更接近地匹配SiPM108的敏感波长。在PET系统的示例情况下，SiPM108以一般环形或环状布置被设置在检查区域周围。来自探测器102的信号由数据采集系统103接收，该数据采集系统产生指示所探测的辐射的数据。再次在PET系统的示例情况下，数据采集系统103产生由各种SiPM接收的、指示时间上一致(temporally coincident)的光子的投影数据。此处，所述系统包括飞行时间(time of flight)能力，飞行时间确定器使用由各种SiPM208接收的、一致的(coincident) 51 IKeV伽马的相对到达时间，从而产生飞行时间数据。图像生成器104使用来自采集系统103的数据，以产生图像或指示所探测的辐射的其他数据。再次在PET系统的示例中，图像生成器104包括迭代或其他重建器，其重建投影数据以形成体积或图像空间数据。
使用者经由操作者接口 106与系统100进行交互，例如以控制系统100的工作、观看或另外地处理来自图像生成器104的数据，等等。应当理解，在成像系统100方面的变型是可预期的。在一个这种变型中，系统100还包括第二模态成像系统。再次对于PET系统的示例，第二模态系统可以包括X射线计算机断层扫描(CT)、磁共振(MR)、x射线或其他系统。根据这种实现方式，第一和第二模态系统的检查区域一般地物理上邻近定位，从而减少或另外地回避对重定位正在被检查的患者或其他对象的需要。而且，SiPM108可以用在除PET系统之外的其他系统中。非限制性示例包括SPECT系统、荧光和光学成像系统、高能物理和其他医疗和非医疗系统。此处，所述目的是探测光辐射或具有落入光电二极管的敏感波长范围内的波长的其他辐射，也可以省略闪烁器110。现在将参照图2A进一步描述示例像素142。如图所示，像素142包括装配在半导体衬底201上的多个探测器单元202^。单元202以包括多个行204^和/或列206^的 规则或其他阵列来组织。每个单元202包括被偏置以通过盖革模式工作的APD 208，以及一起的单元读出电路210。单元读出电路210包括光子触发输出212和光子数据输出214。触发输出212提供异步I位数字光电二极管雪崩信号。在PET或其他测量光子到达时间的系统的情况下，各种触发输出212操作性地连接到时间-数字变换器(TDC) 216，其生成指示光子到达时间(例如相对于公共的扫描器或系统时钟)的数字时间戳。注意到，还可以提供确定电路以接受那些可能是所探测光子的结果的触发信号，或反过来说，以拒绝那些可能是光电二极管黑暗计数(dark count)的结果的信号或其他伪信号。在2007年8月8日提交的、且名称为“SiliconPhotomultiplier Trigger Network”的美国专利申请 No. 60/954，623 中，描述了一个合适的触发线(trigger line)构造,该申请通过参照在此明确地整体引入。数据输出214提供(present)同步I位(bit)数字光电二极管雪崩信号。单元读出电路210还包括输出启动(或反过来观察，输出禁止)输入220、重置输入222、抑制状态存储启动(或反过来观察，抑制状态存储禁止)输入223和抑制(inhibit)输入224。输出启动输入220使得数据输出214能够与单元202的读出连接。重置输入222接收在测量周期完结时或以其他方式重置单元202的信号。通过抑制启动输入223来启动抑制输入224，抑制输入224接收抑制或禁止单元210的工作的抑制信号(inhibitsignal)。一种控制器或行解码器250操作性地连接到数据采集系统120。如图所示，控制器250包括对应于阵列的各个行204的重置、抑制启动、和输出启动输出。这些输出连接到每一行204中单元210的对应的输入。各个单元的这些数据输出214和抑制输入224以柱状方式连接。因此，各个单元202 —般地在逐行的基础上被启动或重置，而在逐列的基础上从单元202读出或向单元202写入数据。此处，各个单元202的各个触发212和数据214输出以线或非(NOR)布置连接，可以提供合适的预充电器电路264以使得各个触发和数据线维持在高的或另外的失效状态。像素读出电路142还包括测试电路226。当像素以测试模式工作时，测试电路226测试阵列中的单元202的一个或多个特性并且生成指示测试结果的输出信号。在一个实现方式中，测试电路226测试各个单元202的黑暗计数率并且产生用于那些具有超过期望值的黑暗计数率的单元202的抑制输出信号。也如图所示，测试电路226以柱形方式组织，从而使得来自列206的每一个的单元202能够一般地被同时测试。在2007年6月25日提交的、且名称为“PhotodiodeSelf-Test”的美国专利申请序列号60/954，998中，更全面地描述了测试电路226的一个示例实现方式，该申请通过参照明确地引入其全部内容。单元数据输出214由压缩器(compressor) 260和累加器262 (accumulator)来处理，他们协作以计数光子的数量并且因此提供指示由像素142在给定测量周期期间所探测的辐射能量的输出。压缩器260在逐行的基础上接收每列206中的单元的数据输出214，并且产生指示已经在测量周期期间探测了光子的行中单元202的数量的p位输出。此处，所述阵列包括32个列206，例如压缩器可以包括32个输入并且产生6位输出。累加器262 对来自每行的所压缩数据进行累加或求和，以产生指示已经在测量周期期间探测了光子的单元202总数量的输出。注意到，相对于其中以单元202电平实现计数功能的实现，以SiPM或像素电平实现一些或所有计数功能易于减少单元202电路的尺寸，因此还易于改进阵列的面积效率。像素接口 218提供具有数据采集系统103的合适的接口或系统100的其他期望的部分。现在参照图2B描述合适的单元202读出序列，应当理解，数据线214被预充电到逻辑高或另外的失效状态。在读出序列期间，各个输出启动线以期望的顺序被激活，例如从阵列的顶部到底部，反之亦然。迹(trace)OE分别表示正被重置的或其输出被启动的行数(注意，_n表示低态有效信号)。CLK_DATA迹表示来自启动行204的数据输出214的值锁存到压缩器260-累加器262电路，并且RESET_DATA_n迹表示数据线的充电。现在转向图3，现在将描述示例读出电路210。注意到，如本领域技术人员将理解的，为了解释清楚起见已经省略了图3中的某些项目之间的连接。如图所示，读出电路包括抑制状态(inhibit status)存储电路302，其与抑制启动输入223协作工作，以存储经由抑制输入224所接收的数字信号。简单地转到图4，抑制状态存储电路可以经由标准的6晶体管静态随机存取存储器(SRAM)单元402实现。SRAM单元402包括互补的正404和负406数据输入，其接收来自测试电路226的抑制信号。注意到，为了减少以单元202电平的晶体管计数，测试电路226优选地被配置为提供补偿的正和负逻辑输出信号。该信号被存储在单元402的正410和负412逻辑节点处，其提供补偿的高态有效(EN)和低态有效(bEN)单元启动信号。尽管抑制状态存储302的其他实现方式是预期的，但是所示的SRAM单元402的一个优点是，所需电路相对紧凑，这又易于改进阵列的面积效率。此处，如上面所注意的，典型的像素可以包括1000数量级或更多的单元202，这种紧凑可能特别重要。而且，如下面将进一步详细描述的，SRAM单元402提供能够由单元读出电路210所利用的正和负逻辑输出信号。回到图3，单元抑制电路306基于由存储器302所存储的抑制状态来抑制该单元202的工作，并且充电电路304响应于经由重置输入222所接收的信号对光电二极管208充电。注意到，施加到光电二极管的充电电压可以大于或另外地(otherwise)不同于提供给单元202的其他部分的电源电压。当单元202被抑制(inhibit，禁止)时，光电二极管的再充电优选地被禁止(disable)。
锁存光子触发电路308感测光电二极管208的雪崩并且产生指示所感测雪崩的光子触发信号。该信号被存储为I位数字值，直到电路308经由重置输入222而被重置。 来自锁存触发电路308的触发信号由触发输出电路312接收,其产生单元触发输出信号212。触发信号也由选择性读出电路310接收。经由输出启动输入220启动的选择性读出电路310产生单元数据输出信号214，因此指示自从上一次重置开始光电二极管208的雪崩是否被探测。注意到，当单元202被抑制时，触发输出电路312和读出电路310中的一个或两个可以被禁止(disable)。现在转到图5，将更详细地描述单元读出电路的第一实施例502。如图所示，经由串联地电连接在上拉(pull-up)电压源508与光电二极管208的阴极之间的P-沟道场效应晶体管(PFET) 504、506提供光电二极管208的有效再充电。PFET 504的栅极接收来自单元抑制存储器302的bEN信号，而PFET 506的栅极接收来自重置输入222的低态有效重置信号(bRE)。当单元202被抑制时，PFET 504因此禁止再充电电路，同时，PFET 506响应于重置信号而对光电二极管208再充电。由于bEN和bRE信号必须有效，以将光电二极管208的阴极连接到上拉电压源并且因此对光电二极管208再充电，因此PFET504、506可以被认为是执行逻辑“与”功能。在重置之后，bRE信号被无效(deactivate)并且阴极被置于浮地(float)，直到下一次重置/再充电循环。PFET 512和N-沟道场效应晶体管(NFET) 514充当转换光子触发电路，其中PFET512和NFET 514的栅极接收来自光电二极管208阴极的信号。NFET 516、518串联连接在光电二极管208阴极与逻辑地之间。NFET 518的栅极接收低态有效重置(bRE)信号，而NFET 518的栅极连接到触发电路的输出520。因此，在所示的实施例中，FETS512、514、516、518形成物理上相对紧凑的静态锁存器(latch)，其由来自光电二极管208阴极的下降(lowgoing)信号设置并且经由重置(bRE)信号重置。因此，锁存触发电路308的输出520可以被认为是锁存的光子触发信号。NFET 516、518也充当有效猝熄电路，其熄灭遵循雪崩的光电二极管208。注意到，PFET512和NFET514的尺寸优选地被选择，使得转换器(inverter)切换电平比逻辑地相对更接近供给电压。根据这种实现方式，雪崩易于被感测，并且遵循下降的光电二极管208的信号，对光电二极管208的有效熄灭开始相对较快。寄生脉冲(afterpulsing)也趋于减少。NFET510连接在光电二极管208的阴极与逻辑地之间，其栅极接收来自状态存储器302的低态有效启动(bEN)信号。因此，当单元202被禁止时，阴极被拉到地。虽然光电二极管208保持反偏，但是该反偏电压小于二极管击穿电压。注意到，当单元202被禁止时，触发电路的输出520是高的。NFET 522和524协作以产生触发输出212。如图所示，在漏极开路配置中，NFET522的漏极连接到单元触发输出，并且NFET 522的栅极接收由触发电路308产生的信号520。NFET串联地连接在NFET522与逻辑地之间。其栅极接收来自抑制存储器302的高态启动(EN)信号。因此，响应于来自光电二极管208的信号，单元触发输出212被拉低。如果单元202的工作被抑制，NFET 522禁止该触发输出212。NFET 526、528、530协作以产生选择性数据输出214。NFET 526、528 —般类似于NFET 522、524运行。然而NFET 530串联连接在NFET526的漏极与单元数据输出214之间，且其栅极连接到高态输出启动(OE)输入。因此，来自触发电路308的数据被选择性地提供给数据输出314。注意到，当单元202被启动时，所示的FET 522、524、526、528、530的配置趋于减少共享在数据214与触发212线之间的电荷(charge)。可以省略NFET 526、528并且NFET530的源极直接连接触发输出520。尽管这种配置减少了单元202的组件计数，但是可以增加共享在数据与触发线之间的电荷。在另一种变型中，NFET 524、528之一可以被删除并且NFET 522,526的源极连接剩余NFET的漏极。图6中示出单元读出电路的第二实施例602。注意到，相对于图5的实施例，已经省略了 NFET 524、528，同时已经增加了 NFET 604和PFET 606。NFET 604被电串联地位于光电二极管208的阴极与触发电路308的输入之间。NFET 604的栅极连接到存储器304的bEN输出。 图6的配置使得当单元202被禁止时触发输出520保持低态。与图5的配置相t匕，当单元202被抑制时，这种配置趋于通过相应的NFET 522,526,530减少触发212和数据214线的电容性负载。图7中示出单元读出电路的第三实施例702。注意到，相对于图6的实施例，已经省略了 NFET 604和PFET 606，同时已经增加了 PFEI704和NFET 706。如将被理解的，所示的配置使得当单元202被禁止时触发电路的输出520保持低态。相对于图6的实施例，NFET604的省略趋于改进触发信号602的转换速率(slew rate)，从而趋于改进单元触发输出的转换速率并且因此改进光子定时测量的准确性。注意到，在前面的实施例中，读出电路210已经连接到光电二极管208的阴极。其中读出电路208连接到光电二极管的阳极的实施例是预期的。一般地，这可以通过把PFET换成NFET并且转化各种控制信号来实现。因为NFET易于比可比尺寸的PFET更快，然而，提供触发输出信号的晶体管(即，NFET 522)应当保持为NFET。图8中描绘了与图5类似的阳极连接电路。本领域的技术人员将认识到，可以相似地修改图6和7的实施例。现在将结合图9描述工作过程。在902处，抑制数据被提供给APD阵列142的各个单元202，例如用于禁止倾向于黑暗计数的那些单元202的工作。在904处，检查开始。在906处，各个像素142产生指示在期望的测量时间期间由像素所探测的光子或其他辐射的像素数据。在908处，如所示，重复该过程直到检查完成。在910处，像素数据被处理以生成图像空间或指示所探测的辐射的其他合适数据。在912处，所生成的数据以人类可察觉的形式提供(present)。注意到，该处理和提出步骤可以在检查期间执行。变型是预期的。例如，在日期为2006年10月26日且名称为“Digital SiliconPhotomultiplier for TOF-PET”的 PCT 公布 W02006/111883A2、2005 年 4 月 22 日提交的美国临时专利申请序列号60/674，034以及2005年5月18日提交的美国临时专利申请序列号60/682，226中还描述了其他合适的读出电路和成像系统，上述专利申请的每一个都通过引用整体地合并于此。
各个单元读出电路202和像素142的功能也可以根据需要修改以适合专用需求。在不需要光子定时数据的的应用中，例如可以省略触发输出212和TDC216。类似地，可以省略测试电路226、单元抑制电路306和/或单元状态存储器302，特别是在对各个单元的性能相对不敏感的应用中。作为另一个示例，可以省略数据输出214、压缩器260和累加器262，特别是在不需要光子计数的应用中。此外，触发212和/或数据214输出不必被配置为漏极开路输出，且可以被配置为三态或其他合适的输出。雪崩光电二极管也可以以除了盖革模式之外的其他模式工作，并且也可以使用光电传感器而不是雪崩光电二极管。也将被理解的是，为了解释的一致，术语“列”已经被说明与垂直列相关，而术语“行”已经被说明与水平行相关，并且单元202可以以除了水平行和垂直列之外的其他方式分组。而且，单元202不必以行和列分组，并且可以以其他合适的配置或布置分组和/或访问。已经参照优选实施例描述了本发明。其他人在阅读并理解了前述详细的描述之后可以发生修改和改变。意图是，本发明被解释为包括所有这样的修改和改变，只要它们进入 所附权利要求或其等效物的范围内。
权利要求
1.一种装置包括 第一光电探测器单元(202)，包括 第一雪崩光电二极管(208)； 第一电路(210)，用于感测第一光电二极管的雪崩并存储指示所感测的雪崩的第一 I位数字值； 第二光电探测器单元，包括 第二雪崩光电二极管； 第二电路(210)，用于感测第二光电二极管的雪崩并存储指示所感测的雪崩的第二 I位数字值。
2.权利要求I的装置，包括计数器(260，262)，用于计数第一和第二单元的I位数字值并产生指示所感测的雪崩的数量的计数值。
3.权利要求2的装置，其中该计数器包括压缩器(260)和累加器(262)。
4.权利要求I的装置，其中第一光电探测器单元包括输出(212)，其提供指示所感测的雪崩的信号，并且该装置包括时间-数字变换器(216)，其具有与所述输出进行操作性电通信的输入。
5.权利要求I的装置，其中第一光电探测器包括第一输入(224)、提供存储的数字值的数据输出(214)、提供光子触发信号的光子触发输出(212)以及作为经由第一输入接收的信号的函数抑制光子触发信号和存储的数字值的提供的抑制电路(310)。
6.权利要求I的装置，其中第一光电探测器单元包括存储器电路(302)，其用于存储指示所述单元的抑制状态的数据，和数据输出(214)，其用于提供存储的数字值；以及抑制电路(310)，作为存储的数据的函数抑制存储的数字值的提供。
7.权利要求I的装置，其中第一光电探测器单元包括第一输入(222)并且第二光电探测器单元包括第二输入，第一光电探测器单元响应于经由第一输入接收的信号重置由第一电路存储的数字值，并且第二光电探测器单元响应于经由第二输入接收的信号重置由第二电路存储的数字值。
8.权利要求I的装置，其中第一和第二光电探测器单元形成第一探测器像素的一部分。
9.权利要求I的装置，其中第一电路包括锁存器，该锁存器响应于所感测的雪崩锁存指示该雪崩的数字值。
10.权利要求9的装置，其中该锁存器包括具有输入和输出的逆变器(512，514)，以及提供从输出到输入的反馈的半导体开关(516，518)。
11.权利要求I的装置，其中该装置形成正电子发射断层显像探测器的一部分。
12.权利要求I的装置，其中该装置形成包括正电子发射断层显像系统和第二形态成像系统的系统的一部分。
13.—种方法,包括 在光电探测器像素的多个光电探测器单元(202)中 确定该单元的雪崩光电二极管是否产生指示雪崩的信号； 将确定的结果作为I位数字值存储在该单元的电路中； 计数所存储的数字值以产生指示雪崩的数量的值。
14.权利要求13的方法，其中该单元被布置在包括第一行O(M1)和第二行(2042)的阵列中，并且计数包括 计数存储在第一行的单元中的数字值以产生第一计数； 计数存储在第二行的单元中的数字值以产生第二计数； 将第一和第二计数相加。
15.权利要求13的方法，包括 产生指示所确定的雪崩的信号； 使用该信号触发时间-数字变换器。
16.权利要求13的方法，包括 产生指示所确定的雪崩的信号； 使用该信号触发所存储的数字值的读出。
17.权利要求13的方法，包括将在第一单元的输入处接收的数字信号存储在第一单元的存储器电路(302)中。
18.权利要求17的方法，其中该存储器电路包括6晶体管SRAM单元。
19.权利要求17的方法，包括使用所存储的数字信号改变第一单元的工作模式。
20.权利要求19的方法，其中使用所存储的数字信号改变工作模式包括禁止第一单元的光子数据输出(214)和光子触发输出(212)中的至少一个。
21.权利要求13的方法，包括响应于在第一单元的输入(222)处接收的数字信号重置存储在第一单元中的I位数字值。
22.权利要求21的方法，包括响应于所接收的数字信号对第一单元的光电二极管进行充电。
23.一种光电探测器装置，包括 多个光电二极管单元(202)，其包括 雪崩光电二极管(208)； 读出电路(210)，包括提供异步的I位数字光电二极管雪崩信号的第一输出(212)，和提供同步的I位数字光电二极管雪崩信号的第二输出(214)； 计数器(260，262)，用于计数所提供的信号； 时间-数字变换器(216)，包括与第二输出进行操作性电通信的触发输入。
24.权利要求23的装置，其中读出电路存储用于由第二输出提供的光电二极管雪崩信号。
25.权利要求24的装置，其中读出电路包括第一输入并且响应于经由第一输入接收的信号重置存储的雪崩信号。
26.权利要求24的装置，其中读出电路包括存储雪崩信号的锁存器。
27.权利要求26的装置，其中读出电路包括有效猝熄电路(516，518)，用于响应于来自第一锁存器的信号熄灭第一光电二极管。
28.权利要求23的装置，其中读出电路包括存储器(302)，并且异步信号的提供被抑制为存储在存储器中的值的函数。
29.权利要求23的装置，其中读出电路包括选择性地启动第二输出的输入(220)。
30.权利要求23的装置，其中第一单元的第二输出电连接到第二单元的第二输出。
31.一种光电探测器，包括 半导体衬底(201)； 多个装配在该衬底上的光电探测器单元(202)，其中该单元包括 雪崩光电二极管(208)； 6个晶体管的SRAM单元(402)。
32.权利要求31的光电探测器，其中SRAM单元包括正逻辑存储节点(410)和负逻辑存储节点(412)，并且该光电探测器单元包括读出电路(210)，该读出电路包括具有与正逻辑存储节点操作性电通信的栅极的第一 FET (510，524，528，706)和具有与负逻辑存储节点操作性电通信的栅极的第二 FET (504，510，604，706)。
33.权利要求31的光电探测器，包括装配在衬底上的超过1000个光电探测器单元。
34.一种光电探测器，包括 雪崩光电二极管(208)； 锁存光子触发电路(308)； 光子触发输出(212)； 光子数据输出(214)。
35.权利要求34的光电探测器，包括有效光电二极管猝熄电路，用于响应于来自光子触发电路的光子触发信号熄灭该光电晶体管。
36.权利要求34的光电探测器，包括有效光电二极管充电电路(304)。
37.权利要求34的光电探测器，该光电探测器包括第一工作模式和第二工作模式，在第一工作模式中，触发电路的输出(520)响应于来自光电二极管的信号从第一逻辑状态转换为第二逻辑状态，在第二工作模式中，触发电路保持在第一逻辑状态。
38.权利要求37的光电探测器，包括半导体开关(706)，当光电探测器处于第二工作模式时，该半导体开关将触发电路的输出控制在第一逻辑状态。
39.权利要求37的光电探测器，包括半导体开关(606)，当光电探测器处于第二工作模式时，该半导体开关将光子触发电路的输入控制在第一逻辑状态。
40.一种光电探测器，包括 半导体衬底(201)； 装配在衬底上的第一光电传感器(208)； 装配在衬底上的第一光电传感器读出电路(210),并且该电路包括第一输出启动输入(220)、经由该第一输出启动输入选择性启动的第一漏极开路数字输出电路(214)和第二漏极开路数字输出电路(214)； 装配在衬底上的第二光电传感器； 装配在衬底上的第二光电传感器读出电路，并且该电路包括第二输出启动输入、经由该第二输出启动输入选择性启动的第三漏极开路数字输出电路、和第四漏极开路数字输出电路。
41.权利要求40的装置，其中第二数字输出电路提供光子触发信号。
42.权利要求41的装置，其中第一数字输出电路提供存储的光子触发信号。
43.权利要求40的装置，其中第二数字输出电路包括第一FET (526)和第二 FET (530)，第一 FET包括与第一光电传感器操作性电通信的栅极，第二 FET包括与输出启动输入操作性电通信的栅极和提供第一数字输出的漏极，第二数字输出电路包括第三FET (512并且第三FET包括与第一光电传感器操作性电通信的栅极和提供第二数字输出的漏极。
44.权利要求40的装置，其中第二数字输出电路包括具有提供第一数字输出的漏极的第一 FET (520)，第一读出电路包括第一工作模式和第二工作模式，在第一工作模式中提供给第一 FET的栅极的信号响应于来自光电传感器的信号从第一逻辑状态转换为第二逻辑状态，而在第二工作模式中提供给第一 FET的栅极的信号保持在第一逻辑状态中。
45.权利要求40的装置，其中第一和第三数字输出以有线的或非布置来连接。
全文摘要
一种硅光电倍增器(108)包括探测器像素(142)。该探测器像素包括单元(202)，该单元包括雪崩光电二极管(208)和读出电路(210)。该读出电路(210)包括抑制状态存储器(302)、充电电路(304)、单元抑制电路(306)、锁存光子触发电路(308)、读出电路(310)和触发输出电路(312)中的一个或多个。
文档编号G01T1/24GK102763005SQ200880102283
公开日2012年10月31日 申请日期2008年8月6日 优先权日2007年8月8日
发明者G·普雷谢尔, T·弗拉克 申请人:皇家飞利浦电子股份有限公司