专利名称：扫描寄存器、扫描链、芯片及其测试方法
技术领域：
示例实施例涉及芯片测试领域，具体地讲，涉及一种用于芯片扫描测试(scan test)的扫描寄存器、一种包括所述扫描寄存器的扫描链、一种包括所述扫描链的可测试芯 片以及一种测试所述可测试芯片的方法。
背景技术：
随着半导体技术的发展，芯片的集成度得到极大地提高，已经开发出具有亚微米 量级的元件的芯片。通常，在半导体芯片的制造过程中，为了提高芯片的可测试性，在晶片 上形成多个功能性模块的同时，形成用于测试功能性模块是否正常运行的扫描测试的扫描 测试电路(扫描链)。图1是示意性示出传统的扫描测试电路(扫描链)的电路图，图2是示意性示出 传统的扫描寄存器的电路图。如图1中所示，在传统的扫描测试电路中，包括多个级Si、S2，所述多个级中的 每个级(例如，级Si)包括连接到功能路径和扫描路径的扫描寄存器(SDFF)(例如，SDFF 1_1)。功能路径由一个或多个功能性模块组成，用以实现芯片的预定功能。扫描路径包括 串联连接的多个缓冲器(buffer)。多个SDFF中的每个SDFF (例如，SDFF 1_1)包括数据端(D端)，用于接收数据信 号；扫描输入端(Si端)，用于接收扫描信号；扫描使能端(SE端)，用于接收扫描使能信号； 时钟端(CK端)，用于接收时钟信号；复位端(RN端)，用于接收复位信号；输出端⑴端)， 用于根据扫描使能信号和时钟信号来选择性地输出数据信号或扫描信号。通常，将如图1 中所示的用于芯片的扫描测试的电路称为扫描链。如图2所示，传统的SDFF(例如，SDFF 1_1)由作为两路选通器的输入单元10和 作为D触发器的触发器单元20组成。对于SDFF的动态功耗，主要是由于对SDFF所连接的功能路径和扫描路径中的负 载电容器进行充电而产生的功耗。当负载电容器两端的状态不断地翻转，即在逻辑高电平 和逻辑低电平之间跳变时，动态功耗可以表示为cv2f，其中，C为电容器的电容，V为电容器 两端的电压差，f为状态翻转的频率。因此，随着电压电容器两端的状态翻转的频率的增加， 动态功耗增加。再次参照图1，在传统的扫描链中，每个SDFF(例如，SDFF 1_1)的Q端连接到功能 路径的输入端和扫描路径的输入端。因此，在扫描测试时，由于SDFF的Q端的状态是不断 翻转的，所以在与Q端连接的功能性路径和扫描路径中的元件的状态也是不断翻转的，这 样的状态翻转会增加芯片测试时的动态功耗，并增加电压降低(IR-drop)的影响。另外，在 完成了扫描测试之后芯片正常工作时，不再使用扫描链，但是Q端的状态翻转依然会使扫 描路径中的元件的状态翻转。这样的状态翻转也导致了动态功耗的增加。因此，在不影响 芯片的测试和/应用的前提下，尽可能地减小状态翻转的频率，以减小动态功耗。在传统的电路设计中，将组成当前级(Si)的扫描路径的缓冲器设置在下一级(S2)的附近，或者在下一级S2附近没有足够的空间设置缓冲器时，会将当前级(Si)的扫描 路径的缓冲器随机设置在其他位置。因此，使得从图中的A点至B点之间布线变长，很长的 布线会带来寄生电容的问题，从而影响到功能路径的信号时序。另外，为了克服芯片中的电压降(IR-Drop)的问题，通常采用较高的电压进行驱 动。而，如上所述，随着V的增加，动态功耗增加。因此，需要在克服电压降的同时尽可能地 减小电压V，以减小动态功耗。
发明内容
示例实施例的目的在于克服传统技术中的上述和其他缺点。为此，示例实施例提 供了一种用于芯片扫描测试的扫描寄存器、一种包括所述扫描寄存器的扫描链、一种包括 所述扫描链的可测试芯片以及一种测试所述可测试芯片的方法。根据示例实施例的一方面，提供一种扫描寄存器，所述扫描寄存器包括输入单 元，接收数据信号和扫描信号，并根据扫描使能信号来输出接收的数据信号或扫描信号；触 发器单元，接收来自所述输入单元的数据信号或扫描信号，并根据时钟信号来输出接收的 数据信号或扫描信号；输出单元，包括数据输出端和扫描输出端，所述输出单元接收来自所 述触发器单元的数据信号或扫描信号，并根据扫描使能信号通过所述数据输出端输出接收 的数据信号或者通过所述扫描输出端输出接收的扫描信号。根据示例实施例，当扫描使能信号处于逻辑高电平时，所述输入单元输出接收的 扫描信号；当扫描使能信号处于逻辑低电平时，所述输入单元输出接收的数据信号。根据示例实施例，所述触发器单元为根据时钟信号上升沿或下降沿触发的D触发
ο根据示例实施例，当扫描使能信号处于逻辑高电平时，所述输出单元通过所述扫 描输出端输出扫描信号；当扫描使能信号处于逻辑低电平时，所述输出单元通过所述数据 输出端输出数据信号。根据示例实施例，所述输出单元包括与门，所述与门包括第一输入端、第二输入 端、第一输出端，所述第一输入端连接到所述触发器单元的输出端，所述第二输入端接收与 扫描使能信号互补的反相扫描使能信号，所述第一输出端连接到所述扫描输出端；与非门， 所述与非门包括第三输入端、第四输入端、第二输出端，所述第三输入端连接到所述触发器 单元的输出端，所述第四输入端接收扫描使能信号；非门，所述非门包括第五输入端和第三 输出端，所述第五输入端连接到所述与非门的第二输出端，所述第三输出端连接到所述扫 描输出端。根据示例实施例的一方面，提供一种扫描链，所述扫描链包括多个级，所述多个级 中的每个级包括连接到功能路径和扫描路径的扫描寄存器，所述扫描寄存器包括输入单 元，所述输入单元包括数据端、扫描输入端、扫描使能端，所述数据端连接到数据信号线或 前一级的功能路径的输出端，以接收数据信号，所述扫描输入端连接到扫描信号线或前一 级的扫描路径的输出端，以接收扫描信号，所述扫描使能端连接到扫描使能信号线，以接收 扫描使能信号，所述输入单元根据扫描使能信号来输出接收的数据信号或扫描信号；触发 器单元，所述触发器单元包括时钟端，所述时钟端连接到时钟信号线，以接收时钟信号，所 述触发器单元接收来自所述输入单元的数据信号或扫描信号，并根据时钟信号来输出接收
5的数据信号或扫描信号；输出单元，所述输出单元包括数据输出端和扫描输出端，所述数据 输出端连接到当前级的功能路径的输入端，所述扫描输出端连接到当前级的扫描路径的输 入端，所述输出单元接收来自所述触发器单元的数据信号或扫描信号，并根据扫描使能信 号通过所述数据输出端输出接收的数据信号或者通过所述扫描输出端输出接收的扫描信号。根据示例实施例，所述输出单元连接到所述触发器单元的第一触发器输出端，或 者连接到所述触发器单元的与所述第一触发器输出端互补的第二触发器输出端。根据示例实施例，扫描路径不包括缓冲器或仅包括少量缓冲器，例如，扫描路径可 以仅包括一个缓冲器。根据示例实施例，所述触发器单元根据复位信号进行复位。根据示例实施例的一方面，提供一种包括上述扫描链的可测试芯片。根据示例实施例的一方面，提供一种测试芯片的方法，所述芯片包括扫描链，所述 扫描链包括多个级，所述多个级中的每个级包括连接到功能路径和扫描路径的扫描寄存 器，所述方法包括如下步骤接收来自数据信号线或前一级的功能路径的输出端的数据信 号，接收来自扫描信号线或前一级的扫描路径的输出端的扫描信号，并根据扫描使能信号 将接收的数据信号或扫描信号输出到触发器单元；根据时钟信号，输出通过所述触发器单 元的数据信号或扫描信号；根据扫描使能信号，将来自所述触发器单元的数据信号输出到 当前级的功能路径的输入端，或者将来自所述触发器单元的扫描信号输出到当前级的扫描 路径的输入端。根据示例实施例，所述将信号输出到触发器单元的步骤包括当扫描使能信号处 于逻辑高电平时，输出接收的扫描信号；当扫描使能信号处于逻辑低电平时，输出接收的数 据信号。根据示例实施例，输出来自所述触发单元的信号的步骤包括当扫描使能信号处 于逻辑高电平时，输出扫描信号；当扫描使能信号处于逻辑低电平时，输出数据信号。根据示例实施例，利用复位信号使所述触发器单元复位。根据示例实施例，可以独立地向分别连接到数据输出端和扫描输出端的功能路径 和扫描路径提供信号，从而减小动态功耗。另外，在电路设计时，由于在扫描寄存器中，控制 扫描输出的逻辑起到了缓冲器延长数据到达的目的，因此可以减少扫描寄存器之间缓冲器 的个数，防止出现寄生电容影响功能路径的时序。
通过下面结合附图的详细描述，示例实施例的上述和/或其他方面、特征以及优 点将变得更清楚并更易于理解，在附图中图1是示意性示出传统的扫描测试电路(扫描链)的电路图；图2是示意性示出传统的扫描寄存器的电路图。图3是示意性示出根据示例实施例的扫描链的电路图。图4A和图4B是示意性示出根据示例实施例的扫描寄存器的电路图；图5和图6是分别示出根据示例实施例的在扫描测试模式和正常工作模式下扫描 寄存器的信号的波形图。
具体实施例方式下文中，将参照附图来详细描述示例实施例。然而，示例实施例可以以许多不同的 形式来实施，且不应该限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底 并完整的，并将使示例实施例的范围充分地传达给本领域技术人员。在附图中，相同的标号 始终表示相同的元件。在整个说明书和附图中，为了简明起见，采用与端口的标号相同的标 号来指示输入该端或从该端输出的信号。在说明书中，可以“1”来表示信号的逻辑高电平， 可以用“0 ”来表示信号的逻辑低电平图3是示意性示出根据示例实施例的扫描链的电路图。参照图3，根据示例实施例，扫描链可以包括多个级S10、S20。每个级(例如级S10) 可以包括连接到扫描路径和功能路径的扫描寄存器(SDFF) 100(例如，SDFF 100_1)。功能 路径可以由芯片的一个或多个功能性模块组成，用以实现芯片的预定功能。扫描路径可以 包括串联连接的多个缓冲器。多个缓冲器的数量不限于附图中示出的数量，并可以根据制 造工艺来确定，从而消除通过扫描路径连接的两个SDFF (例如，SDFF 100_1和SDFF 100_2) 之间的保持时间的问题。根据示例实施例，多个SDFF 100中的每个SDFF (例如，SDFF 100_1)可以包括数 据端(D端)，用于接收数据信号；扫描输入端(Si端)，用于接收扫描信号；扫描使能端(SE 端)，用于接收扫描使能信号；时钟端(CK端)，用于接收时钟信号；数据输出端⑴端)，用 于将信号输出到功能路径的输入端；扫描输出端(SO端)，用于将信号输出到扫描路径的输 入端。另外，根据可选的示例实施例，SDFF 100_1可以包括复位端(RN端)，RN端可以接收 复位信号已将SDFF 100_1复位。具体地讲，每个级(例如级S10)中的每个SDFF (例如，SDFF 100_1)的D端可以 连接到数据信号线或前一级中的功能路径的输出端，以接收数据信号。数据信号可以为操 作功能路径中的多个功能模块以正常工作的信号。SI端可以连接到扫描信号线或前一级的 扫描路径的输出端，以接收扫描信号。扫描信号可以为对功能路径中的多个功能模块进行 扫描测试的信号，例如，测试向量。SE端可以连接到扫描使能线，以接收扫描使能信号。CK 端可以连接到时钟信号线，以接收时钟信号。Q端可以连接到当前级的功能路径的输入端， 以将经过SDFF 100_1的信号传输到功能路径。SO端可以连接到当前级的扫描路径的输入 端，以将经过SDFF 100_1的信号传输到扫描路径。图4A和图4B是示意性示出根据示例实施例的SDFF的电路图。如图4A中所示，根据示例实施例的SDFF可以包括输入单元110、触发器单元120、 输出单元130。输入单元110可以为两路选通器。例如，如图4A中所示，输入单元110可以包括 与门111、与门113、或门115。与门111的两个输入端分别接收扫描信号和扫描使能信号， 与门111的输出端连接到或门115的一个输入端。与门113的两个输入端分别接收反相扫 描使能信号和数据信号，与门113的输出端连接到或门115的另一个输入端。如图4A中所 示，反相扫描使能信号可以与扫描使能信号互补。或门115的输出端连接到触发器单元20 的输入端。输入单元110可以接收数据信号和扫描信号，并根据扫描使能信号(或反相扫 描使能信号(SEn))来输出接收的数据信号或扫描信号。
7
触发器单元120可以为由时钟信号CK的上升沿触发的D触发器。例如，如图4A 中所示，触发器单元120可以包括三态门121、122、123、124、或非门125、126、非门127。三 态门121的输入端连接到输入单元110的或门115的输出端，输出端连接到三态门122的 输出端和或非门125的一个输入端。三态门122的输入端连接到或非门125的输出端和三 态门123的输入端。三态门123的输出端连接到三态门124的输出端和或非门1 的一个 输入端。三态门124的输入端连接到输出单元130。三态门121、122、123、124可以由时钟 信号来控制，例如，当时钟信号为1(即与时钟信号互补的反相时钟信号(CKn)为0)时，三 态门122、123、1M用作非门，而三态门121处于高电阻状态(high_Z)。当时钟信号为0(即 反相时钟信号为1)时，三态门122、123、124处于高电阻状态，而三态门121用作非门。或 非门125的一个输入端连接到三态门121的输出端，另一个输入端连接到非门127的输出 端，输出端连接到三态门122和123的输入端。或非门1 的一个输入端连接到三态门123 和1 的输出端，另一个输入端连接到非门127的输出端，输出端连接到输出单元130。非 门127的输入端接收重置信号，输出端连接到或非门125和126的另一个输入端。触发器 单元120可以接收来自所述输入单元110的输出信号，并根据时钟信号(和反相时钟信号) 来输出接收信号。当复位信号为0时，触发器单元120处于复位状态。当复位信号为1时， 触发器单元120处于正常运行状态。然而，示例实施例不限于此，例如，触发器单元120可以为由时钟信号CK的下降沿 触发的D触发器。为了简明起见，在下文中仅以上升沿触发D触发器为例进行描述。虽然 没有示出，但是在不脱离示例实施例的新颖性教导的情况下，本领域技术人员可以将上述 实施例中的上升沿触发D触发器替换为下降沿触发D触发器，并相应地对电路连接进行修 改。输出单元130包括与门131、与非门132、非门133。与门131的一个输入端接收 反相扫描使能信号，另一个输入端接收触发器单元120的输出，输出端连接到SDFF的Q端。 与非门132的一个输入端接收扫描使能信号，另一个输入端接收触发器单元120的输出，输 出端连接到非门133的输入端。非门133的输出端连连接到SDFF的SO端。输出单元130 可以接收来自触发器单元120的输出信号，并根据扫描使能信号(和反相扫描使能信号) 独立地通过Q端输出或SO端输出接收的信号。然而，实施例不限于此，上面具体描述的电路结构仅为示意性的，本领域技术人员 可以想到可以实现根据示例实施例的输入单元110、触发器单元120、输出单元130功能各 种不同的电路。例如，图4B是示意性示出根据另一实施例的SDFF的电路图。除了输出单 元130，与寄存器单元120，的连接关系之外，图4B中示出的SDFF与图4A中的SDFF相同， 因此为了简明起见，将省略对于相同部件和特征的详细描述。如图4B中所示，根据另一实施例的SDFF包括输入单元110、寄存器单元120，、输 出单元130’。寄存器单元120’中的三态门123的输出端连接到三态门IM的输出端和或 非门1 的一个输入端，并连接到输出单元130’中的与门131和与非门132的一个输入端。 与门131的输出端连接到SDFF的反相数据输出端(QN端)。因此，输出单元130’可以接收 与输出单元130的输入信号互补的信号，并根据扫描使能信号(和反相扫描使能信号)独 立地通过QN端输出或SO端输出接收的信号。从图4A和图4B中可以看出，虽然SDFF的各个组成元件的连接方式以及SDFF的输出略有不同，但是每个SDFF均可以根据扫描使能信号(和反相扫描使能信号)通过Q端 输出接收的数据信号或者通过SO端输出接收的扫描信号，或者通过QN端输出接收的反相 数据信号或者通过SO端输出接收的扫描信号。因此，在下文中，仅以图4A中示出的SDFF 为例进行描述。具有如图4A中示出的电路结构的SDFF在运行(即，复位信号为1)时的真值表示 出在下面的表1中。在表1中，RN、D、Si、SE、CK、Q、SO分别表示当前级的SDFF的各个端 口，Q[n-1]和S0[n-1]表示前一级的数据输出端和扫描输出端。表 权利要求
1.一种扫描寄存器，其特征在于包括输入单元，以用于接收数据信号和扫描信号，并根据扫描使能信号来输出接收的数据 信号或扫描信号；触发器单元，以用于接收来自所述输入单元的数据信号或扫描信号，并根据时钟信号 来输出接收的数据信号或扫描信号；输出单元，以用于接收来自所述触发器单元的数据信号或扫描信号，并根据扫描使能 信号通过数据输出端输出接收的数据信号或者通过扫描输出端输出接收的扫描信号。
2.如权利要求1所述的扫描寄存器，其特征在于当扫描使能信号处于逻辑高电平时，所述输入单元输出接收的扫描信号； 当扫描使能信号处于逻辑低电平时，所述输入单元输出接收的数据信号。
3.如权利要求1所述的扫描寄存器，其特征在于所述触发器单元为根据时钟信号上升 沿或下降沿触发的D触发器。
4.如权利要求1所述的扫描寄存器，其特征在于当扫描使能信号处于逻辑高电平时，所述输出单元通过所述扫描输出端输出扫描信号；当扫描使能信号处于逻辑低电平时，所述输出单元通过所述数据输出端输出数据信号。
5.如权利要求4所述的扫描寄存器，其特征在于所述输出单元包括与门，该与门包括第一输入端、第二输入端、第一输出端，所述第一输入端连接到所述 触发器单元的输出端，所述第二输入端接收与扫描使能信号互补的反相扫描使能信号，所 述第一输出端连接到所述扫描输出端；与非门，该与非门包括第三输入端、第四输入端、第二输出端，所述第三输入端连接到 所述触发器单元的输出端，所述第四输入端接收扫描使能信号；非门，该非门包括第五输入端和第三输出端，所述第五输入端连接到所述与非门的第 二输出端，所述第三输出端连接到所述扫描输出端。
6.一种扫描链，其特征在于包括多个级，该多个级中的每个级包括连接到功能路径和 扫描路径的扫描寄存器，所述扫描寄存器包括输入单元，所述输入单元包括数据端、扫描输入端、扫描使能端，所述数据端连接到数 据信号线或前一级的功能路径的输出端，以接收数据信号，所述扫描输入端连接到扫描信 号线或前一级的扫描路径的输出端，以接收扫描信号，所述扫描使能端连接到扫描使能信 号线，以接收扫描使能信号，所述输入单元根据扫描使能信号来输出接收的数据信号或扫 描信号；触发器单元，所述触发器单元包括时钟端，所述时钟端连接到时钟信号线，以接收时钟 信号，所述触发器单元接收来自所述输入单元的数据信号或扫描信号，并根据时钟信号来 输出接收的数据信号或扫描信号；输出单元，所述输出单元包括数据输出端和扫描输出端，所述数据输出端连接到当前 级的功能路径的输入端，所述扫描输出端连接到当前级的扫描路径的输入端，所述输出单 元接收来自所述触发器单元的数据信号或扫描信号，并根据扫描使能信号通过所述数据输 出端输出接收的数据信号或者通过所述扫描输出端输出接收的扫描信号。
7.如权利要求6所述的扫描链，其特征在于当扫描使能信号处于逻辑高电平时，所述输入单元输出接收的扫描信号； 当扫描使能信号处于逻辑低电平时，所述输入单元输出接收的数据信号。
8.如权利要求6所述的扫描链，其特征在于所述触发器单元为根据时钟信号上升沿或 下降沿触发的D触发器。
9.如权利要求6所述的扫描链，其特征在于当扫描使能信号处于逻辑高电平时，所述输出单元通过所述扫描输出端输出扫描信号；当扫描使能信号处于逻辑低电平时，所述输出单元通过所述数据输出端输出数据信号。
10.如权利要求9所述的扫描链，其特征在于所述输出单元包括与门，该与门包括第一输入端、第二输入端、第一输出端，所述第一输入端接收来自所 述触发器单元的数据信号或扫描信号，所述第二输入端接收与扫描使能信号互补的反相扫 描使能信号，所述第一输出端连接到所述扫描输出端；与非门，该与非门包括第三输入端、第四输入端、第二输出端，所述第三输入端接收来 自所述触发器单元的数据信号或扫描信号，所述第四输入端接收扫描使能信号；非门，该非门包括第五输入端和第三输出端，所述第五输入端连接到所述与非门的第 二输出端，所述第三输出端连接到所述扫描输出端。
11.一种包括如权利要求6至权利要求10中的任意一项所述的扫描链的可测试芯片。
12.一种测试芯片的方法，所述芯片包括扫描链，所述扫描链包括多个级，所述多个级 中的每个级包括连接到功能路径和扫描路径的扫描寄存器，所述方法包括步骤接收来自数据信号线或前一级的功能路径的输出端的数据信号，接收来自扫描信号线 或前一级的扫描路径的输出端的扫描信号，并根据扫描使能信号将接收的数据信号或扫描 信号输出到触发器单元；根据时钟信号，输出通过所述触发器单元的数据信号或扫描信号； 根据扫描使能信号，将来自所述触发器单元的数据信号输出到当前级的功能路径的输 入端，或者将来自所述触发器单元的扫描信号输出到当前级的扫描路径的输入端。
13.如权利要求12所述的方法，其特征在于所述将信号输出到触发器单元的步骤包括当扫描使能信号处于逻辑高电平时，输出接收的扫描信号； 当扫描使能信号处于逻辑低电平时，输出接收的数据信号。
14.如权利要求12所述的方法，其特征在于所述触发器单元为根据时钟信号上升沿或 下降沿触发的D触发器。
15.如权利要求12所述的方法，其特征在于输出来自所述触发单元的信号的步骤包括当扫描使能信号处于逻辑高电平时，输出扫描信号； 当扫描使能信号处于逻辑低电平时，输出数据信号。
全文摘要
本发明提供了一种扫描寄存器、包括所述扫描寄存器的扫描链、包括所述扫描链的可测试芯片以及测试所述可测试芯片的方法。所述扫描寄存器包括输入单元，接收数据信号和扫描信号，并根据扫描使能信号来输出接收的数据信号或扫描信号；触发器单元，接收来自所述输入单元的数据信号或扫描信号，并根据时钟信号来输出接收的数据信号或扫描信号；输出单元，包括数据输出端和扫描输出端，所述输出单元接收来自所述触发器单元的数据信号或扫描信号，并根据扫描使能信号通过所述数据输出端输出接收的数据信号或者通过所述扫描输出端输出接收的扫描信号。因此，可以独立地向功能路径和扫描路径提供信号，从而减小了动态功耗。
文档编号G01R31/3185GK102062836SQ200910222729
公开日2011年5月18日 申请日期2009年11月17日 优先权日2009年11月17日
发明者王金城 申请人:三星半导体(中国)研究开发有限公司, 三星电子株式会社