专利名称：一种针对fpga芯片的通用测试装置的制作方法
技术领域：
本实用新型涉及一种集成电路测试装置，尤其涉及一种可对 FPGA (Field-Programmable Gate Array，现场可编程门阵列)芯片进行测试的通用测试装 置，属于大规模集成电路测试技术领域。
背景技术：
FPGA是在PAL、GAL等可编程器件的基础上发展起来的新型专用集成电路，包括可 配置逻辑模块CLB (Configurable Logic Block)、输出输入模块 IOB (Input Output Block) 和内部连线(Interconnect)三个部分。它通过采用逻辑单元阵列LCA(Logic Cell Array) 的新概念，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，因此 是小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA芯片在出厂前需要经过测试。目前，测试FPGA芯片一般有两种手段第一种 是采用专门的测试系统。该测试系统的功能应包括配置FPGA、加载测试向量、读取测试响应 等。但采用这种手段往往投资大、耗时长，测试精度难以保证，而且研制出来的测试系统可 移植性差，只能用于研究和验证。第二种手段是采用自动测试设备(ATE)，首先对FPGA进 行配置，然后再进行测试。这样可以在同一个操作流程中完成芯片的多次“配置-测试”过 程，减少操作环节，提高芯片测试效率，从而实现FPGA芯片的产业化测试。在《电子测试》2007年第12期刊载的论文《基于ATE的FPGA测试方法》中，吉国 凡等人以Xilinx 4010作为研究对象，使用两种简单的电路，基于J750测试系统即可完成 对LUT、进位逻辑、D触发器的测试，而且修改方便，可移植性好，为FPGA的通用测试提供了 一种切实可行的有效方法。但是，该论文对实施FPGA通用测试方法所需的硬件设备没有作 具体的说明。在实际工作中，使用自动测试设备(ATE)测试FPGA芯片需要用到专用的测试装 置。该测试装置是所测试芯片与ATE之间的桥梁，ATE通过它可以对所测试芯片进行配置 和测试。在现有技术中，测试装置都是和ATE以及所测试芯片一一对应的，也就是说一个测 试装置只适用于一种自动测试设备测试某一种芯片的情况。面对目前FPGA芯片种类繁多、 更新速度很快的现状，现有的测试装置普遍存在通用性差、测试品种单一、测试成本高的缺 陷。
发明内容本实用新型所要解决的技术问题在于提供一种针对FPGA芯片的通用测试装置。 该测试装置具有很好的通用性，可以对多种FPGA芯片进行测试。为实现上述的目的，本实用新型采用下述的技术方案一种针对FPGA芯片的通用测试装置，其特征在于所述通用测试装置包括主控制器、配置存储器、继电器矩阵、芯片固定卡座和转接 卡座；其中，
3[0010]所述主控制器一方面连接集成电路测试仪，另一方面分别连接所述配置存储器和 所述继电器矩阵；所述配置存储器连接在所述主控制器和所述继电器矩阵之间，用于存储各种FPGA 芯片的配置文件；所述继电器矩阵一方面连接集成电路测试仪，另一方面连接固定在所述芯片固定 卡座上的被测FPGA芯片。其中，所述通用测试装置中还包括JTAG接口，所述JTAG接口一方面连接所述主控 制器，另一方面连接被测FPGA芯片。所述芯片固定卡座为QPF208卡座。所述继电器矩阵由所述主控制器进行控制，根据不同的配置需要把配置存取器或 者集成电路测试仪的资源链接到被测FPGA芯片的不同管脚上。本实用新型所提供的FPGA芯片通用测试装置通过在配置存取器中存储多种FPGA 芯片的配置文件，可以针对不同的FPGA芯片进行自动配置，从而满足各种FPGA芯片的测试 要求。该通用测试装置的配置方式灵活，配置种类齐全，可以大大提高集成电路测试的稳定 性、精确度和测试效率。
以下结合附图和具体实施方式
对本实用新型作进一步的详细说明。
图1是本实用新型所提供的FPGA芯片通用测试装置的原理图；图2是Xi linx FPGA采用主动串行配置方式的连接框图；图3是Xilinx FPGA采用主动并行配置方式的连接框图；图4是采用外围配置模式的时序图；图5是多个FPGA芯片串联形成一个JTAG链的示例图。
具体实施方式
如图1所示，本实用新型所提供的FPGA芯片通用测试装置由主控制器、配置存储 器、继电器矩阵、芯片固定卡座(图中未示)和转接卡座组成。其中，主控制器一方面连接集 成电路测试仪，从中获取集成电路测试仪的资源；另一方面分别连接配置存储器和继电器 矩阵，以便对它们进行控制。配置存储器连接在主控制器和继电器矩阵之间，用于存储各种 FPGA芯片的配置文件。在测试时，配置存储器可以向主控制器提供测试所需的配置文件。 上述的主控制器可以由MCU (微控制器)、DSP (数字信号处理器)等通用微处理器实现。配 置存储器可以是E2PROM或者FLASH(非易失性存储器)等。根据需要，本FPGA芯片通用测 试装置中的配置存储器可以设置为多个。由于配置存储器可以存储各种FPGA芯片的配置 文件，因此本FPGA芯片通用测试装置可以根据不同FPGA芯片的配置要求自动完成对FPGA 芯片的配置工作，并根据需要进行主动方式、被动方式和JTAG方式的灵活配置。继电器矩阵一方面与集成电路测试仪直接进行连接，另一方面连接固定在芯片固 定卡座上的被测FPGA芯片。该继电器矩阵由主控制器进行控制，可以根据不同的配置需 要把配置存取器或者集成电路测试仪的资源链接到FPGA芯片的不同管脚上。根据配置方 式的不同，继电器矩阵可以自动切换集成电路测试仪管脚和FPGA芯片的连接方式，完成对FPGA芯片的配置、功能测试和参数测试工作。目前，FPGA芯片较多采用QFP (Quad Flat Package，扁平封装)208封装方式，因此 本FPGA芯片通用测试装置中的芯片固定卡座优先使用QPF208卡座来固定芯片。但在实践 中，FPGA芯片也有使用其它封装方式如DIP、PLCC等的情况，因此该芯片固定卡座也要相应 选择与之相适应的形式。这是本领域普通技术人员都能进行的常规选择，在此就不详细赘 述了 °上述的转接卡座主要用于实现本FPGA芯片通用测试装置与集成电路测试仪之间 的连接，它固定安装在本FPGA芯片通用测试装置的PCB电路板上。在本FPGA芯片通用测试装置中，由配置存取器存储多种FPGA芯片的配置文件，继 电器矩阵负责配置存储器、测试资源与FPGA芯片的连接，主控制器控制整个测试过程。当 主控制器收到测试开始信号以后，根据配置方式和芯片种类的不同，控制继电器矩阵按照 需要将FPGA芯片与配置存储器连通，按照正确的时序控制配置存储器向FPGA芯片发送配 置文件，从而对FPGA芯片进行自动配置。在配置完成后向本FPGA芯片通用测试装置发送 完成信息，继电器矩阵同时进行切换，将FPGA芯片与集成电路测试仪的资源连通，以便进 行FPGA芯片的功能和参数的测试。FPGA芯片最终的内部逻辑结构是由配置数据决定的。对于某一型号的FPGA芯片 而言，其配置文件格式都是一样的，配置所需管脚也是确定的，配置时序和配置过程也是不 变的。在本FPGA芯片通用测试装置中，配置文件存储于配置存储器，配置管脚由继电器矩 阵切换，配置时序和配置过程由主控制器控制。下面，以Xilinx的XC3030 FPGA为例进行 具体的说明。XC3030的配置文件长度为22，216位，前40位是文件头，文件以“ 1111 ”结束，文件 中间共有241帧配置数据，每帧长度为92bit，这些配置数据通过外部控制电路加载到FPGA 芯片内部的SRAM中，FPGA芯片的内部就具备一定的逻辑结构，从而达到用户编程所要实现 的功能。Xilinx FPGA共有5种配置方式主动串行模式、字节主模式(地址升序)、字节主 模式(地址降序)、外围模式和主动并行模式。图2和图3分别是采用主动串行模式和主动 并行模式的FPGA芯片配置框图。对于FPGA芯片而言，一部分管脚是用于进行配置的。例如在外围配置模式 中所用到的配置管脚有PWRDWN、MO、Ml、M2、 Ν Τ、RESET、DONE/ PGM、WS Λ RDY/ BUSY、CSO^ ^1、CS2、D0 D7等，DO D7是数据信号，其它的是控制信号。这
些管脚有的只在配置过程起作用，有的在配置完成后还可以作为通用的I/O 口使用。图4是采用外围配置模式的时序图。它是按字节配置的，通过^、―、CS1> CS2输入信号来控制写操作，RDY/ 是一个握手应答信号，当写入一个字节的配置数据 后RDY/ υ^ 变为低，δ ^ 有效，此时内部缓冲区对接收的字节进行处理，不能接收新的 数据，当处理完成后，RDY/^7信号又变成高，可以接收下一字节的配置数据。图4中的 Tbusy的长度根据FPGA芯片的内部状态而变化，一般情况下，对XC3000系列的FPGA来讲，完 成一个字节的配置最长需要几十个微秒。具体的配置过程如下1)初始化、系统上电，上电以后所有的用户可编程I/O管脚都变为三态；[0035]2)清空配置存储器；在完成上电和清空存储器过程后，FPGA芯片会将■信号置低电平，同时开始清 空配置存储器，然后，_信号将会被重新置为高电平。3)采样配置模式；配置存储器的清空完成后，器件检查信号，S^f为高，FPGA芯片将对配 置模式脚Μ2、Μ1、Μ0进行采样，以确定用何种方式来加载配置数据。4)加载配置数据；^if保持高状态，FPGA芯片开始加载配置数据。5)进入 START-UP 状态；所有数据配置完成后，FPGA芯片进入START-UP状态，芯片的DONE/ _引脚信号 由低变高，标志配置结束，各I/O引脚将会从三态切换到用户设置的状态。START-UP状态结 束后，用户设置的内容已成功地加载到FPGA芯片，只要给FPGA芯片正常供电，这些信息将
一直保留下去。从总体上看，FPGA芯片的测试可以用一个集合表示=TestFPGA = {(配置1，功能 测试1，参数测试1)，……，(配置n，功能测试n，参数测试η)}。也就是说，本FPGA芯片通 用测试装置首先要实现FPGA芯片的配置，并在保证FPGA芯片的配置信息不丢失的情况下 完成相应的功能和参数测试。如果需要多种配置才能达到测试需求，则这种过程需要重复 多次。如图1所示，本FPGA芯片通用测试装置中还设有JTAG接口。该JTAG接口 一方面连 接主控制器，另一方面连接被测的FPGA芯片。JTAG是一种国际标准测试协议(IEEE 1149. 1 兼容)，主要用于芯片内部测试。它的基本原理是在芯片内部定义一个TAP (Test Access Port，测试访问口)通过专用的JTAG测试工具对内部节点进行测试。如图5所示，JTAG测 试允许多个FPGA芯片通过JTAG接口串联在一起，形成一个JTAG链，从而实现对各个FPGA 芯片分别进行测试。上面对本FPGA芯片通用测试装置进行了详细的说明。对本领域的一般技术人员 而言，在不背离本实用新型实质精神的前提下对它所做的任何显而易见的改动，都将构成 对本实用新型专利权的侵犯，将承担相应的法律责任。
权利要求一种针对FPGA芯片的通用测试装置，其特征在于所述通用测试装置包括主控制器、配置存储器、继电器矩阵、芯片固定卡座和转接卡座；其中，所述主控制器一方面连接集成电路测试仪，另一方面分别连接所述配置存储器和所述继电器矩阵；所述配置存储器连接在所述主控制器和所述继电器矩阵之间，用于存储各种FPGA芯片的配置文件；所述继电器矩阵一方面连接集成电路测试仪，另一方面连接固定在所述芯片固定卡座上的被测FPGA芯片。
2.如权利要求1所述的针对FPGA芯片的通用测试装置，其特征在于所述通用测试装置中还包括JTAG接口，所述JTAG接口 一方面连接所述主控制器，另一 方面连接被测FPGA芯片。
3.如权利要求1所述的针对FPGA芯片的通用测试装置，其特征在于所述芯片固定卡座为QPF208卡座。
4.如权利要求1所述的针对FPGA芯片的通用测试装置，其特征在于所述继电器矩阵由所述主控制器进行控制，根据不同的配置需要把配置存取器或者集 成电路测试仪的资源链接到被测FPGA芯片的不同管脚上。
5.如权利要求1所述的针对FPGA芯片的通用测试装置，其特征在于所述配置存储器为E2PROM或者FLASH。
专利摘要本实用新型公开了一种针对FPGA芯片的通用测试装置，包括主控制器、配置存储器、继电器矩阵、芯片固定卡座和转接卡座；其中，主控制器一方面连接集成电路测试仪，另一方面分别连接配置存储器和继电器矩阵；配置存储器连接在主控制器和继电器矩阵之间，用于存储各种FPGA芯片的配置文件；继电器矩阵一方面连接集成电路测试仪，另一方面连接固定在芯片固定卡座上的被测FPGA芯片。本FPGA芯片通用测试装置通过在配置存取器中存储多种FPGA芯片的配置文件，可以针对不同的FPGA芯片进行自动配置，从而满足各种FPGA芯片的测试要求。
文档编号G01R31/3185GK201698002SQ20102024171
公开日2011年1月5日 申请日期2010年6月29日 优先权日2010年6月29日
发明者冯建科, 张东, 李 杰 申请人:北京自动测试技术研究所