专利名称：分布式测试节点链及其多链系统的制作方法
技术领域：
本发明属于超大规模集成电路设计、测试技术领域，涉及一种串行引脚的测试电路，具体涉及一种分布式测试节点链及其多链系统。
背景技术：
在集成电路芯片的设计过程中，工程师通常会根据需要在关键的节点附近留下测试金属点(Test-pad)，这些测试金属点在芯片制造过程时，可以使其裸露在晶圆表面。在芯片测试过程时，测试工程师可以使用测试探针，直接探测这些测试金属点来观察芯片内部关键节点的信号状态，以便对芯片静态和动态行为进行观测和调试，提高调试效率和准确性，缩短调试周期和产品的整体开发周期。通常情况下，实现这种可测试设计的原理图如图1所示。Si，S2，S3. . . Sn是待测节点，TP是测试金属点，中间有一个驱动器。驱动器的主要功能是隔离测试金属点和待测节点，同时也提供一定的驱动能力，以便观察信号。随着电路设计越来越复杂，需要观察的节点(待测节点)也越来越多。就出现了以下问题(1)在设计阶段实现这种可测性也越来越复杂。一方面需要考虑每一个测试金属点的大小以使得测试探针能够插入，这个消耗设计时间，也消耗芯片的布线资源；另一方面需要考虑每一个测试金属点在芯片上的位置以使得测试探针方便插入，如果布局不够合理 (比如两个测试金属点距离太近)，测试探针有可能无法插入或者很难操作。(2)在测试阶段也越来越麻烦。为了观察不同的信号，经常需要使用高倍显微镜在各个测试引脚之间切换测试探针，这种切换测试探针的过程难度很高，也大量消耗测试时间。
发明内容
本发明提供一种分布式测试节点链系统及其多链系统，以解决背景技术引脚测试操作复杂的问题。本发明的技术方案如下分布式测试节点链，针对N个待测节点，包括分别连接至所述N个待测节点的N个测试信号驱动器和用以选通所述测试信号驱动器的移位控制器；所述测试信号驱动器包括寄存器、带一个反相输入的与非门和与门，所述移位控制器的输出端通过时钟信号线和串行移位数据线依次串接各个测试信号驱动器的寄存器，所述与非门的一个输入端经反相器连接至该测试信号驱动器对应的待测节点，与非门的另一个输入端连接至该测试信号驱动器的寄存器的串行移位数据输出端；与非门的输出端连接至与门的第一输入端，该与门的第二输入端与前一级测试信号驱动器的与门的输出端连接；第一级测试信号驱动器的与门的第二输入端置位(始终接高“ 1 ”)，最后一级测试信号驱动器的与门的输出端引出设置最终测试金属点。
上述分布式测试节点链中，每一级测试信号驱动器内的时钟信号线上均设置时钟信号驱动器。在上述最后一级测试信号驱动器的与门的输出端还设置有输出信号驱动器。以上述的分布式测试节点链为单元的测试节点链多链系统，构成所述测试节点链多链系统的多个分布式测试节点链共用一个移位控制器，所述移位控制器内还设置有用以对多个分布式测试节点链进行选通的FSM模块；FSM模块的输出端分出多组并行的分别对应于各个分布式测试节点链的时钟信号线和串行移位数据线。本发明具有以下优点1.通过把许多分散的测试节点信号串接成链，可共用一个大尺寸的测试接口(最终测试金属点)，减少了片上测试金属点的数量，从而节省了顶层金属布线通道。2.由于最终测试金属点尺寸加大，降低了在芯片测试调试时探针对针的难度，增加接触的可靠性，提高测试信号质量。3.通过移位控制器可以方便的切换多个信号用以观测待测节点信号，减少了频繁的对针工作，提高了调试效率，进而缩短了产品调试开发周期。
图1为目前芯片中测试金属点与待测节点的示意图。图2为本发明结构单链时原理示意图。图3为本发明结构多链时原理示意图。图4为对于使用测试引脚完成可测试设计时的移位控制器的工作原理图。图5为测试信号驱动器内部原理示意图。图6为对于使用测试命令完成可测试设计时的移位控制器的工作原理图。
具体实施例方式如图2所示，整个测试系统由测试移位控制器(TP_SHIFT_MASTER)，测试信号驱动器(TP_DRIVER)构成，所有的测试信号驱动器由三根信号线连接，它们分别是串行移位信号线(tp_ser_di)，串行掩码信号线(sftjnask)和串行时钟信号线(sft_clk)。本发明通过把一组零散的待测节点串接成链，经过多级驱动，最终输出需要观察的信号到共同的单一的端口——最终测试金属点(HUGE TP)。一个芯片上这样的测试节点链可以存在一条或多条。测试移位控制器(TP_SHIFT_MASTER)根据芯片可测试设计的不同测试移位控制器会不同。一般情况下，芯片的可测试设计提供两种方法来完成一种是提供测试引脚完成可测试设计，另一种是提供测试命令来完成可测试设计。对于提供测试数据引脚和测试时钟引脚的芯片，测试移位控制器将芯片外面的测试数据引脚连接到移位掩码引脚(sftjnask)，同时将芯片外面的测试时钟引脚连接到移位时钟引脚(sft_clk)。在测试过程中，工程师将一连串的掩码串行送入测试节点链中各个测试信号驱动器的寄存器中，测试掩码的个数等于芯片中待测节点的个数，也等于测试信号驱动器的个数，在所有的掩码中，只能有一个掩码为“ 1 ”。这种情况下，测试移位控制器只需要完成简单的接收功能，所以提供两个接收器就可以，如图4所示。对于提供测试命令来完成可测试设计的芯片，测试移位控制器对测试命令进行译码，选通待测节点所在的测试节点链，收集配置该测试节点链所需要的掩码，并将这些掩码串行移位到测试信号驱动器的寄存器中，完成整个测试节点链系统的掩码的配置。在这种情况下，测试移位控制器是一个控制电路，它主要的功能示意图如图6所示。如图3所示，对于多链系统，测试移位控制器负责测试节点链的选择和需观察信号节点的选择。它的输入为测试数据引脚(teSt_pin_data)来的数据和测试时钟引脚 (test_pin_clk)来的时钟。测试信号驱动器(TP_DRIVER)测试信号驱动器接收来自移位控制器的掩码，用以决定输出当前待测节点的信号，还是输出前一级测试信号驱动器发来的信号。测试信号驱动器构造示意图如图5所示 它由一个寄存器、一个反相器、一个与非门、一个与门和一个驱动器组成。其基本工作原理为如果寄存器所存的值(Sft_maSk_0)为0，驱动器传输并驱动来自前一级信号tp_ ser_di。第一级测试信号驱动器的输入始终接高“ 1 ”。如果寄存器所存的值(Sft_maSk_0)为1，驱动器传输并驱动来自当前测试节点的信号(tp_di)。同时驱动器输出本寄存器的内容(sft_mask_0)和时钟(sft_cl0ck_0)给下一级驱动器。本发明有两种掩码数据编码方式一种是简单地在串行掩码的最后一位设置为“1”，如“000001”，每经过一个时钟周期，该串行掩码向下一级移动一位，通过选择时钟周期的个数来确定掩码“1”所在的位置，从而选定相应的待测节点。例如，如果要观察待测节点2的状态，则只需要两个周期就可以将掩码“ 1，，移动到第二个测试信号驱动器中。另一种是预先配置好串行掩码，串行掩码的数据位与N个待测节点一一对应，串行掩码的数据位中仅有一位为“1”，即对应于目标待测节点；在N个时钟周期后，查看最终测试金属点，即得到目标待测节点的信号。
权利要求
1.分布式测试节点链，针对N个待测节点，其特征在于包括分别连接至所述N个待测节点的N个测试信号驱动器和用以选通所述测试信号驱动器的移位控制器；所述测试信号驱动器包括寄存器、带一个反相输入的与非门和与门，所述移位控制器的输出端通过时钟信号线和串行移位数据线依次串接各个测试信号驱动器的寄存器，所述与非门的一个输入端经反相器连接至该测试信号驱动器对应的待测节点，与非门的另一个输入端连接至该测试信号驱动器的寄存器的串行移位数据输出端；与非门的输出端连接至与门的第一输入端，该与门的第二输入端与前一级测试信号驱动器的与门的输出端连接；第一级测试信号驱动器的与门的第二输入端置位，最后一级测试信号驱动器的与门的输出端引出设置最终测试金属点。
2.根据权利要求1所述的分布式测试节点链，其特征在于每一级测试信号驱动器内的时钟信号线上均设置时钟信号驱动器。
3.根据权利要求2所述的分布式测试节点链，其特征在于在所述最后一级测试信号驱动器的与门的输出端还设置有输出信号驱动器。
4.以权利要求1所述的分布式测试节点链为单元的测试节点链多链系统，其特征在于构成所述测试节点链多链系统的多个分布式测试节点链共用一个移位控制器，所述移位控制器内还设置有用以对多个分布式测试节点链进行选通的FSM模块；FSM模块的输出端分出多组并行的分别对应于各个分布式测试节点链的时钟信号线和串行移位数据线。
全文摘要
本发明提供一种分布式测试节点链系统及其多链系统，以解决背景技术引脚测试操作复杂的问题。分布式测试节点链由测试移位控制器、测试信号驱动器构成，所有的测试信号驱动器由三根信号线连接，它们分别是串行移位信号线(tp_ser_di)，串行掩码信号线(sft_mask)和串行时钟信号线(sft_clk)。本发明通过把一组零散的待测节点串接成链，经过多级驱动，最终输出需要观察的信号到共同的单一的端口。本发明降低了在芯片测试调试时探针对针的难度，增加接触的可靠性，提高测试信号质量；通过移位控制器可以方便的切换多个信号用以观测待测节点信号，减少了频繁的对针工作，提高了调试效率，进而缩短了产品调试开发周期。
文档编号G01R1/067GK102305909SQ20111026806
公开日2012年1月4日 申请日期2011年9月9日 优先权日2011年9月9日
发明者江喜平, 王正文 申请人:西安华芯半导体有限公司