专利名称：一种相位噪声测量装置的制作方法
技术领域：
本实用新型涉及电子测量技术领域，具体涉及一种相位噪声测量装置。
背景技术：
随着电子产品性能要求的提高，对信号源和频率源性能的要求也随之提高，从而相位噪声受到更广泛的重视。例如对于一台高性能的核磁共振谱仪来说，时钟源的相位噪声非常重要。但是现有的相位噪声测量方法都需要一个参考源，而且该参考源相位噪声水平要求很高，否则会限制相位噪声测量系统，无法充分发挥其效用。传统的相位噪声检测通常有以下几种方式一种是采用正交检相技术，将参考源与待测源的输出信号通过锁相环锁定在相位正交状态下，由鉴相器将相位信号转换为电压信号，经过滤波和放大输出到频谱分析仪进行分析，这种方法的缺点在于测量的频率范围有限，必须有参考源。而且参考源 的相噪水平要求很高。另一种为交叉相关的PLL模式，通过功分器将参考源与待测源的输出分为两组，分别输出到两个一致性很好的检相系统，然后将两个检相系统的输出通过FFT做相关处理，从而消除非相关的噪声，降低测量系统的底噪，这种方法的缺点是需要通过多次采样和做相关处理，来消除非相关噪声，测量装置非常庞大。还有一种常见方法为外部参考源加数字信号处理，通过ADC分别对参考源和待测源进行采样，对采样得到的信号进行数字下变频和检相，然后把经过数字信号处理的两路信号相减得到相差，在进行DFT变化得到相噪的频谱图，这种方法的缺点是待测源的带宽和系统的底噪收到AD的限制。
实用新型内容本实用新型主要解决的技术问题是提供一种相位噪声测量装置，使得在无需引入外部参考源的情况下实现相位噪声的测量，解决了因模拟参考源而引入的噪声的问题。为了解决上述技术问题，本实用新型采用如下技术方案一种相位噪声测量装置，包含一源信号预处理模块和一 FPGA芯片，所述源信号预处理模块的输入端与待测的模拟信号源相连，所述FPGA芯片上包含一信号分析器、和一参考源信号发生器；所述源信号预处理模块的输出端与所述FPGA芯片上的参考源信号发生器相连，向所述参考源信号发生器输出由待测模拟信号预处理得到的待测数字信号；所述参考源信号发生器与所述信号分析器相连，向所述信号分析器输出由所述待测数字信号转换得到的参考源信号；所述信号分析器的输入端分别与所述源信号预处理模块和所述参考源信号发生器相连，对所述源信号预处理模块输出的待测数字信号、和所述参考源信号发生器输出的参考源信号进行分析，输出相位噪声测量结果。进一步改进，所述参考源信号发生器中包含第一滤波器、一增益放大模块、一积分器、一初始相位输入源、一加法器、和一数字控制振荡器；所述第一滤波器与所述源信号预处理模块相连，对所述源信号预处理模块输出的待测数字信号进行滤波，将所述待测数字信号限定在一预设频带并输出一个频率字；[0010]所述增益放大模块与所述第一滤波器相连，调整所述第一滤波器输出的频率字的增益；所述积分器与所述增益放大模块相连，将所述增益放大模块输出的频率字转换为相位字；所述数字控制振荡器的输入端通过所述加法器与所述初始相位输入源和所述积分器的输出端相连，以所述输入的初始相位为参考，对所述积分器输出的相位字进行锁相，锁定在所述预设频带上，输出锁定后的参考源信号。进一步的，所述源信号预处理模块中包含一自动增益控制模块和一模数转换器；所述自动增益控制模块的输入端与所述待测的模拟信号源相连，输出端与所述模数转换器相连，所述模数转换器的输出端与所述自动增益控制模块构成一反馈电路。 进一步的，所述信号分析器包含一混频器、第二滤波器、和一时域-频域转换模块；所述混频器的输入端分别与所述源信号预处理模块和所述参考源信号发生器相连，对所述源信号预处理模块输出的待测数字信号、所述参考源信号发生器输出的参考源信号进行卷积；所述第二滤波器与所述混频器相连，对所述混频器的输出结果进行滤波；所述时域-频域转换模块与所述第二滤波器相连，对所述第二滤波器输出的滤波结果进行时域-频域转换，输出一相位噪声测量结果。本实用新型通过FPGA (Field — Programmable Gate Array,现场可编程门阵列)对参考源信号进行实现，避免了引入外部噪声，很大程度上降低了系统底噪。同时也对待测源降低了噪声、带宽等各方面的要求，该装置抗干扰能力强，不会受外界环境噪声影响，因此特别适用于核磁共振等强磁干扰环境中。该系统体积小，便于携带，利于工程使用。
图I是本实用新型一较佳实施例的相位噪声测量装置结构图；图2是本实用新型一较佳实施方式的应用实例示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的实施方式作进一步地详细描述。本方案的具体实施方式
为一种相位噪声测量装置，包含一源信号预处理模块和一FPGA芯片，所述源信号预处理模块的输入端与待测的模拟信号源相连，所述FPGA芯片上包含一信号分析器、和一参考源信号发生器。具体参见图1，所述源信号预处理模块的输出端与所述FPGA芯片上的参考源信号发生器相连，向所述参考源信号发生器输出由待测模拟信号预处理得到的待测数字信号；参考源信号发生器与所述信号分析器相连，向所述信号分析器输出由所述待测数字信号转换得到的参考源信号；所述信号分析器的输入端分别与所述源信号预处理模块和所述参考源信号发生器相连，对所述源信号预处理模块输出的待测数字信号、和所述参考源信号发生器输出的参考源信号进行分析，输出相位噪声测量结果。[0024]参考源信号发生器中包含第一滤波器、一增益放大模块、一积分器、一初始相位输入源、一加法器、和一数字控制振荡器(NCO);第一滤波器与所述源信号预处理模块相连，对所述源信号预处理模块输出的待测数字信号进行滤波，将所述待测数字信号限定在一预设频带并输出一个频率字；所述增益放大模块与所述第一滤波器相连，调整所述第一滤波器输出的频率字的增益；所述积分器与所述增益放大模块相连，将所述增益放大模块输出的频率字转换为相位字；所述数字控制振荡器的输入端通过所述加法器与所述初始相位输入源和所述积分器的输出端相连，以所述输入的初始相位为参考，对所述积分器输出的相位字进行锁相，锁定在所述预设频带上，输出锁定后的参考源信号。所述源信号预处理模块中包含一自动增益控制模块(AGC)和一模数转换器(ADC);所述自动增益控制模块的输入端与所述待测的模拟信号源相连，输出端与所述模数转换器相连，所述模数转换器的输出端与所述自动增益控制模块构成一反馈电路。所述信号分析器包含一混频器、第二滤波器、和一时域-频域转换模块；所述混频器的输入端分别与所述源信号预处理模块和所述参考源信号发生器相连，对所述源信号预处理模块输出的待测数字信号、所述参考源信号发生器输出的参考源信号进行卷积；所 述第二滤波器与所述混频器相连，对所述混频器的输出结果进行滤波；所述时域-频域转换模块与所述第二滤波器相连，对所述第二滤波器输出的滤波结果进行时域-频域转换，输出一相位噪声测量结果。优选的实施例中，第一滤波器可以是全数字的带宽可调滤波器(IIR)，第二滤波器为有限冲激响应滤波器(FIR)。时域-频域转换模块，具体可以是傅里叶变换模块、离散傅里叶变换模块(DFT)、或拉普拉斯变换模块等等，较佳的方式为快速傅里叶变换模块(FFT)。如图I所示，经过ADC采样的信号带宽很宽，经IIR滤波器滤波后将信号限定在某一频带并输出一个频率字，由于NCO需要输入一个相位字将频率锁定，所以IIR输出的频率字经过一个积分器转换为相位字输出给NC0。外部信号的输入对于NCO来说是一个不确定的值，所以NCO需要输入一个初始频率字来作参考。NCO经过一定时间锁相后锁定在该频率上，锁定后将锁定指示信号输出给下位机，并将NCO的输出与待测信号经过混频器相乘，由于两个输入信号同频，差频分量即为相位噪声，和频分量经过FIR滤波器被滤除掉，然后经过FFT变换就可看到相位噪声结果了。图2为本实用新型的一个应用实例，图中所述的噪声测试模块即本实用新型所述装置。主要通过本模块对仪器中的时钟源进行相位噪声测量，把时钟源的输出接到本实用新型的待测源接口上，将本实用新型的输出接到示波器上，然后可以看到所测时钟源的相位噪声频谱图进行分析了。本实用新型通过FPGA (Field — Programmable Gate Array,现场可编程门阵列)对参考源信号进行实现，避免了引入外部噪声，很大程度上降低了系统底噪。同时也对待测源降低了噪声、带宽等各方面的要求。由于NCO与IIR为全数字实现，不存在参考源噪声的问题。该装置抗干扰能力强，不会受外界环境噪声影响，因此特别适用于核磁共振等强磁干扰环境中。该系统体积小，便于携带，利于工程使用。虽然通过参照本方案的实施方式，已经对本实用新型进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和 范围。
权利要求1.一种相位噪声测量装置，包含一源信号预处理模块和一 FPGA芯片，所述源信号预处理模块的输入端与待测的模拟信号源相连，其特征在于，所述FPGA芯片上包含一信号分析器、和一参考源信号发生器； 所述源信号预处理模块的输出端与所述FPGA芯片上的参考源信号发生器相连，向所述参考源信号发生器输出由待测模拟信号预处理得到的待测数字信号； 所述参考源信号发生器与所述信号分析器相连，向所述信号分析器输出由所述待测数字信号转换得到的参考源信号； 所述信号分析器的输入端分别与所述源信号预处理模块和所述参考源信号发生器相连，对所述源信号预处理模块输出的待测数字信号、和所述参考源信号发生器输出的参考源信号进行分析，输出相位噪声测量结果。
2.根据权利要求I所述的相位噪声测量装置，其特征在于，所述参考源信号发生器中包含第一滤波器、一增益放大模块、一积分器、一初始相位输入源、一加法器、和一数字控制振荡器； 所述第一滤波器与所述源信号预处理模块相连，对所述源信号预处理模块输出的待测数字信号进行滤波，将所述待测数字信号限定在一预设频带并输出一个频率字； 所述增益放大模块与所述第一滤波器相连，调整所述第一滤波器输出的频率字的增.、M ; 所述积分器与所述增益放大模块相连，将所述增益放大模块输出的频率字转换为相位字； 所述数字控制振荡器的输入端通过所述加法器与所述初始相位输入源和所述积分器的输出端相连，以所述输入的初始相位为参考，对所述积分器输出的相位字进行锁相，锁定在所述预设频带上，输出锁定后的参考源信号。
3.根据权利要求I或2所述的相位噪声测量装置，其特征在于，所述源信号预处理模块中包含一自动增益控制模块、和一模数转换器； 所述自动增益控制模块的输入端与所述待测的模拟信号源相连，输出端与所述模数转换器相连，所述模数转换器的输出端与所述自动增益控制模块构成一反馈电路。
4.根据权利要求I或2所述的相位噪声测量装置，其特征在于，所述信号分析器包含一混频器、第二滤波器、和一时域-频域转换模块； 所述混频器的输入端分别与所述源信号预处理模块和所述参考源信号发生器相连，对所述源信号预处理模块输出的待测数字信号、所述参考源信号发生器输出的参考源信号进行卷积； 所述第二滤波器与所述混频器相连，对所述混频器的输出结果进行滤波； 所述时域-频域转换模块与所述第二滤波器相连，对所述第二滤波器输出的滤波结果进行时域-频域转换，输出一相位噪声测量结果。
专利摘要本实用新型公开了一种相位噪声测量装置，包含一源信号预处理模块和一FPGA芯片，所述源信号预处理模块的输入端与待测的模拟信号源相连，所述FPGA芯片上包含一信号分析器、和一参考源信号发生器。本实用新型通过FPGA对参考源信号进行实现，避免了引入外部噪声，很大程度上降低了系统底噪。同时也对待测源降低了噪声、带宽等各方面的要求。
文档编号G01R29/26GK202502168SQ20122010761
公开日2012年10月24日 申请日期2012年3月21日 优先权日2012年3月21日
发明者刘子盟, 王木林 申请人:上海联影医疗科技有限公司