专利名称：采用斩波技术的mems微加速度计闭环驱动电路的制作方法
技术领域：
本发明涉及一种闭环驱动电路，尤其是一种采用斩波技术的MEMS微加速度计闭环驱动电路，属于MEMS技术与CMOS技术融合设计的技术领域。
背景技术：
MEMS (Micro-Electro-Mechanical Systems)技术是当今 IC 行业发展的一大热点领域，其中以微加速度计为代表的器件已经在多方面得到应用，但是传统的MEMS技术仍然面对诸多技术难题，其中以信号微弱、无法与CMOS工艺兼容和谐振频率的偏移等技术成为现在发展的主要限制因素。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种采用斩波技术的MEMS微加速度计闭环驱动电路，其结构紧凑，将MEMS微加速度计与CMOS读出电路融合设计，能将MEMS微加速度计的信号读出放大，降低读出电路的噪声失调，且能驱动MEMS微加速度计，
安全可靠。按照本发明提供的技术方案，所述采用斩波技术的MEMS微加速计闭环驱动电路，包括MEMS微加速度计电路；所述MEMS微加速计电路的输出端与CMOS读出电路连接，所述CMOS读出电路通过反馈驱动电路与MEMS微加速度计电路的驱动端连接，以提供MEMS微加速度计电路的驱动电压；
所述CMOS读出电路包括用于接收MEMS微加速计电路输出信号的调制器，所述调制器的输出端与放大器连接，所述放大器的输出端与带通滤波器连接，所述带通滤波器的输出端与解调器连接，所述解调器的输出端与低通滤波器连接；
调制器将MEMS微加速度计电路的输出信号频率调制到高频，所述高频信号由放大器进行放大，带通滤波器对放大后的高频信号削弱信号频率范围外的信号，解调器将带通滤波器处理后的高频信号调制回低频信号，低通滤波器对低频信号进行噪声和失调滤除，反馈驱动电路根据低通滤波器的输出信号自动调节驱动MEMS微加速度计电路的驱动电压，以使得MEMS微加速度计电路自适应工作于谐振频率处。所述反馈驱动电路采用CMOS工艺制造，反馈驱动电路包括自动增益控制单元。所述CMOS读出电路中的调制器、放大器、带通滤波器、解调器及低通滤波器为单端输入单端输出结构或双端输入双端输出的全差分结构。所述自动增益控制单元包括可变增益运算放大器及峰值检测电路，所述可变增益运算放大器的输入端及峰值检测电路的输入端分别与低通滤波器的低通滤波器第一输出端及低通滤波器第二输出端连接，峰值检测电路的输出端与可变增益运算放大器的控制端连接，可变增益运算放大器的输出端与MEMS微加速度计电路的驱动端电连接。所述调制器及解调器匹配连接，调制器及解调器包括第一开关、第二开关、第三开关及第四开关，第一开关的第一端与第三开关的第一端连接，第一开关的第二端与第二开关的第一端连接，第二开关的第二端与第四开关的第一端连接，第四开关的第二端与第三开关的第二端连接；其中，第一开关的第一端、第二端为调制器及解调器的负端，第四开关的第一端、第二端为调制器及解调器的正端；第一开关与第四开关的控制端受第一时钟控制，第二开关与第三开关的控制端受第二时钟控制，所述第一时钟为第二时钟的反相时钟。所述第一开关、第二开关、第三开关及第四开关为NMOS管或PMOS管。所述调制器或解调器采用连续时间不带开关的模拟乘法器。所述带通滤波器、低通滤波器为RC滤波器或gm-c滤波器。所述MEMS微加速计电路中MEMS微加速度计采用单质量块结构或双质量块结构。所述MEMS微加速计采用单质量块结构时，MEMS微加速度计包括第一质量块及与所述第一质量块匹配连接的第二锚点及第三锚点，所述第二锚点及第三锚点为MEMS微加速度计的输出端，第一质量块为MEMS微加速度计的驱动端；
所述MEMS微加速计采用双质量块结构时，MEMS微加速度计包括第一锚点、第六锚点、第四锚点及第五锚点，所述第一锚点、第六锚点间的第二质量块与第四锚点、第五锚点间的第三质量块通过连接体连接，第一锚点及第六锚点为MEMS微加速计的驱动端，第四锚点及第五锚点为MEMS微加速度计的输出端。本发明的优点:可以降低电路电学噪声和失调，同时放大MEMS传感器信号，以及为MEMS微加速度计提供了驱动电路，整体电路具有自适应特性，不需要外接电路对MEMS加速度计进行驱动。
图1为本发明的结构框图。图2为本发明自动增益控制单元的电路原理图。图3为本发明调制器与解调器的电路原理图。图4为本发明MEMS微加速计采用单质量块的结构示意图。图5为本发明MEMS微加速度计采用双质量块的结构示意图。附图标记说明:101-MEMS微加速度计、102-调制器、103-放大器、104-带通滤波器、105-解调器、106-低通滤波器、107-自动增益控制单元、108-低通滤波器第一输出端、109-低通滤波器第二输出端、110-驱动端、111-可变增益运算放大器、112-峰值检测电路、113-第一开关、114-第二开关、115-第三开关、116-第四开关、117-第一输出端、118-第二输出端、119-第一锚点、120-第二锚点、121-第三锚点、122-第四锚点、123-第五锚点、124-第六锚点、125-连接体、126-第一质量块、127-第一反馈驱动输出端及128-第二反馈驱动输出端。
具体实施例方式下面结合具体附图和实施例对本发明作进一步说明。如图1所示:为了能够使得MEMS传感器与CMOS电路兼容，以读取MEMS传感器的输出信号，并降低噪声失调，本发明包括MEMS微加速度计电路；所述MEMS微加速计电路的输出端与CMOS读出电路连接，所述CMOS读出电路通过反馈驱动电路与MEMS微加速度计电路的驱动端连接，以提供MEMS微加速度计电路的驱动电压； 所述CMOS读出电路包括用于接收MEMS微加速计电路输出信号的调制器102，所述调制器102的输出端与放大器103连接，所述放大器103的输出端与带通滤波器104连接，所述带通滤波器104的输出端与解调器105连接，所述解调器105的输出端与低通滤波器106连接；
调制器102将MEMS微加速度计电路的输出信号频率调制到高频，所述高频信号由放大器103进行放大，带通滤波器104对放大后的高频信号削弱信号频率范围外的信号，解调器105将带通滤波器104处理后的高频信号调制回低频信号，低通滤波器106对低频信号进行噪声和失调滤除，反馈驱动电路根据低通滤波器106的输出信号自动调节驱动MEMS微加速度计电路的驱动电压，以使得MEMS微加速度计电路自适应工作于谐振频率处。具体地，MEMS微加速度计电路采用电桥方式产生交流信号，反馈驱动电路同样是采用CMOS工艺制造。本发明MEMS微加速度计电路、CMOS读出电路及反馈驱动电路的融合设计包括单片集成方式或系统级封装方式。所述CMOS读出电路中的调制器102、放大器103、带通滤波器104、解调器105及低通滤波器106为单端输入单端输出结构或双端输入双端输出的全差分结构。所述带通滤波器104、低通滤波器106为RC滤波器或gm-c滤波器。如图1和图2所示:反馈驱动电路包括自动增益控制单元107,所述自动增益控制单元107包括可变增益运算放大器111及峰值检测电路112，所述可变增益运算放大器111的输入端及峰值检测电路112的输入端分别与低通滤波器106的低通滤波器第一输出端108及低通滤波器第二输出端109连接，峰值检测电路112的输出端与可变增益运算放大器111的控制端连接，可变增益运算放大器111的输出端与MEMS微加速度计电路的驱动端110电连接。如图3所示:所述调制器102及解调器105匹配连接，调制器102及解调器105包括第一开关113、第二开关114、第三开关115及第四开关116，第一开关113的第一端与第三开关115的第一端连接，第一开关113的第二端与第二开关114的第一端连接，第二开关114的第二端与第四开关116的第一端连接，第四开关116的第二端与第三开关115的第二端连接；其中，第一开关113的第一端、第二端为调制器102及解调器105的负端，第四开关116的第一端、第二端为调制器102及解调器105的正端；第一开关113与第四开关116的控制端受第一时钟控制，第二开关114与第三开关115的控制端受第二时钟控制，所述第一时钟为第二时钟的反相时钟。其中，所述第一开关113、第二开关114、第三开关115及第四开关116为NMOS管或PMOS管。另外，所述调制器102或解调器105还可以采用连续时间不带开关的模拟乘法器。如图4和图5所示:所述MEMS微加速计电路中MEMS微加速度计101采用单质量块结构或双质量块结构。如图4所示:所述MEMS微加速计101采用单质量块结构时，MEMS微加速度计101包括第一质量块126及与所述第一质量块126匹配连接的第二锚点120及第三锚点121，所述第二锚点120及第三锚点121为MEMS微加速度计101的输出端，第一质量块126为MEMS微加速度计101的驱动端；
所述MEMS微加速计101采用双质量块结构时，MEMS微加速度计101包括第一锚点119、第六锚点124、第四锚点122及第五锚点123，所述第一锚点119、第六锚点124间的第二质量块与第四锚点122、第五锚点123间的第三质量块通过连接体125连接，第一锚点119及第六锚点124为MEMS微加速计101的驱动端，第四锚点122及第五锚点123为MEMS微加速度计101的输出端。当MEMS微加速度计101采用双质量块结构时，自动增益控制单元107具有第一反馈驱动输出端127及第二反馈驱动输出端128，所述第一反馈驱动输出端127及第二反馈驱动输出端128与MEMS微加速度计电路的驱动端110对应连接。本发明实施例中，MEMS微加速度计101的单质量块结构或双质量块结构均与现有的MEMS微加速度计101的结构相同，利用插指结构的特性可以产生差分变化的电容量，通过电容的变量进一步转化成电压变化，从而传输给下一级CMOS读出电路进行读取。本发明实施示出了自动增益控制单元107与MEMS微加速度计电路的匹配连接结构。本发明中CMOS读出电路采用CMOS工艺制造，具有斩波稳定放大的作用，由调制器102，放大器103，解调器105，低通滤波器106组成，通过调制解调作用将噪声和失调降低，进一步得到放大后的传感器信号，同时，由于斩波放大后的信号具有跟随MEMS微加速度计101的频率特性，因此可以通过检测该信号从而实现闭环驱动电路。本发明中的闭环反馈驱动电路采用CMOS工艺制造，由峰值检测电路112和可变增益运算放大器111两个部分组成，通过检测CMOS读出电路的斩波放大输出信号，从而对MEMS微加速度计101的驱动电压经行调节，从而具有跟踪MEMS微加速度计101谐振频率的特性，从而可以使MEMS微加速度计自适应在谐振频率处。本发明可以降低电路电学噪声和失调，同时放大MEMS传感器信号，以及为MEMS微加速度计提供了驱动电路，整体电路具有自适应特性，不需要外接电路对MEMS加速度计进行驱动。
权利要求
1.一种采用斩波技术的MEMS微加速计闭环驱动电路，包括MEMS微加速度计电路；其特征是:所述MEMS微加速计电路的输出端与CMOS读出电路连接，所述CMOS读出电路通过反馈驱动电路与MEMS微加速度计电路的驱动端连接，以提供MEMS微加速度计电路的驱动电压； 所述CMOS读出电路包括用于接收MEMS微加速计电路输出信号的调制器(102 )，所述调制器(102)的输出端与放大器(103)连接，所述放大器(103)的输出端与带通滤波器(104)连接，所述带通滤波器(104)的输出端与解调器(105)连接，所述解调器(105)的输出端与低通滤波器(106)连接； 调制器(102 )将MEMS微加速度计电路的输出信号频率调制到高频，所述高频信号由放大器(103)进行放大，带通滤波器(104)对放大后的高频信号削弱信号频率范围外的信号，解调器(105)将带通滤波器(104)处理后的高频信号调制回低频信号，低通滤波器(106)对低频信号进行噪声和失调滤除，反馈驱动电路根据低通滤波器(106)的输出信号自动调节驱动MEMS微加速度计电路的驱动电压，以使得MEMS微加速度计电路自适应工作于谐振频率处。
2.根据权利要求1所述的采用斩波技术的MEMS微加速计闭环驱动电路，其特征是:所述反馈驱动电路采用CMOS工艺制造,反馈驱动电路包括自动增益控制单元(107)。
3.根据权利要求1所述的采用斩波技术的MEMS微加速计闭环驱动电路，其特征是:所述CMOS读出电路中的调制器(102)、放大器(103)、带通滤波器(104)、解调器(105)及低通滤波器(106)为单端输入单端输出结构或双端输入双端输出的全差分结构。
4.根据权利要求2所述的采用斩波技术的MEMS微加速计闭环驱动电路，其特征是:所述自动增益控制单元(107)包括可变增益运算放大器(111)及峰值检测电路(112)，所述可变增益运算放大器(111)的输入端及峰值检测电路(112)的输入端分别与低通滤波器(106)的低通滤波器第一输出端(108)及低通滤波器第二输出端(109)连接，峰值检测电路`(112)的输出端与可变增益运算放大器(111)的控制端连接，可变增益运算放大器(111)的输出端与MEMS微加速度计电路的驱动端(110)电连接。
5.根据权利要求1所述的采用斩波技术的MEMS微加速计闭环驱动电路，其特征是:所述调制器(102)及解调器(105)匹配连接，调制器(102)及解调器(105)包括第一开关(113)、第二开关(114)、第三开关(115)及第四开关(116)，第一开关(113)的第一端与第三开关(115)的第一端连接，第一开关(113)的第二端与第二开关(114)的第一端连接，第二开关(114)的第二端与第四开关(116)的第一端连接，第四开关(116)的第二端与第三开关(115)的第二端连接；其中，第一开关(113)的第一端、第二端为调制器(102)及解调器(105)的负端，第四开关(116)的第一端、第二端为调制器(102)及解调器(105)的正端；第一开关(113)与第四开关(116)的控制端受第一时钟控制，第二开关(114)与第三开关(115)的控制端受第二时钟控制，所述第一时钟为第二时钟的反相时钟。
6.根据权利要求5所述的采用斩波技术的MEMS微加速计闭环驱动电路，其特征是:所述第一开关(113)、第二开关(114)、第三开关(115)及第四开关(116)为NMOS管或PMOS管。
7.根据权利要求1所述的采用斩波技术的MEMS微加速计闭环驱动电路，其特征是:所述调制器(102)或解调器(105)采用连续时间不带开关的模拟乘法器。
8.根据权利要求1所述的采用斩波技术的MEMS微加速计闭环驱动电路，其特征是:所述带通滤波器(104)、低通滤波器(106)为RC滤波器或gm-c滤波器。
9.根据权利要求1所述的采用斩波技术的MEMS微加速计闭环驱动电路，其特征是:所述MEMS微加速计电路中MEMS微加速度计(101)采用单质量块结构或双质量块结构。
10.根据权利要求9所述的采用斩波技术的MEMS微加速计闭环驱动电路，其特征是:所述MEMS微加速计(101)采用单质量块结构时，MEMS微加速度计(101)包括第一质量块(126)及与所述第一质量块(126)匹配连接的第二锚点(120)及第三锚点(121 )，所述第二锚点(120)及第三锚点(121)为MEMS微加速度计(101)的输出端，第一质量块(126)为MEMS微加速度计(101)的驱动端； 所述MEMS微加速计(101)采用双质量块结构时，MEMS微加速度计(101)包括第一锚点(119)、第六锚点(124)、第四锚点(122)及第五锚点(123),所述第一锚点(119)、第六锚点(124)间的第二质量块与第四锚点(122)、第五锚点(123)间的第三质量块通过连接体(125)连接，第一锚点(119)及第六锚点(124)为MEMS微加速计(101)的驱动端，第四锚点(122)及第五锚点(123)为MEMS微加速度计(101)的输出端。
全文摘要
本发明涉及一种采用斩波技术的MEMS微加速度计闭环驱动电路，其包括MEMS微加速度计电路；所述MEMS微加速计电路的输出端与CMOS读出电路连接，所述CMOS读出电路通过反馈驱动电路与MEMS微加速度计电路的驱动端连接，以提供MEMS微加速度计电路的驱动电压；所述CMOS读出电路包括用于接收MEMS微加速计电路输出信号的调制器，所述调制器的输出端与放大器连接，所述放大器的输出端与带通滤波器连接，所述带通滤波器的输出端与解调器连接，所述解调器的输出端与低通滤波器连接；本发明可以降低电路电学噪声和失调，同时放大MEMS传感器信号，以及为MEMS微加速度计提供了驱动电路，整体电路具有自适应特性，不需要外接电路对MEMS加速度计进行驱动。
文档编号G01P15/125GK103105508SQ20131001154
公开日2013年5月15日 申请日期2013年1月11日 优先权日2013年1月11日
发明者何鑫, 王玮冰 申请人:江苏物联网研究发展中心