一种电能监测dsp控制系统的制作方法
【专利摘要】本发明公开了一种电能监测DSP控制系统，该系统包括硬件接口与底层驱动、DSP控制架构、实时测量设计、数据通讯和系统纠错处理，所述DSP软件架构包括初始化模块(在main()函数中进行初始化，即DSP/BIOS内核启动之前完成初始化)、AD采样模块、双口RAM模块、实时监测模块、闪变测量模块、骤升骤降中断监测模块、暂态捕捉模块、高速记录模块和波形记录模块。本系统主要从可靠性、实时性和前沿等方面，解决多路数据采集与跟踪，为DSP提供实时的测量数据；GPS校时模块实现自动化系统时间统一的基本要求，本系统还包括DSP与CPU之间数据交互的传输媒介，解决了数据交互冲突等问题。
【专利说明】—种电能监测DSP控制系统
【技术领域】
[0001]本发明设计电力智能控制领域，具体涉及一种电能监测DSP控制系统。
技术背景
[0002]随着国内电力系统快速发展，对电能质量的要求不断提高，而国内相关测量技术 产品应用不广泛，所以，吸引了一些科研单位的技术研究。电能质量分析仪是一种对电网或 者设备供电质量及消耗电能量进行监测和分析的专用仪表，通过专业的分析软件可以帮助 用户定位、预测、防止、诊断和排除配电系统的故障，并且能够进行长期的负载研究分析和 节能评估。
【发明内容】
[0003]本发明要解决的技术问题在于提供一种高精度、高效率和实时监测的电能监测系 统。
[0004]为解决上述技术问题，本发明通过以下技术方案来实现:一种电能监测DSP控制 系统，该系统包括硬件接口与底层驱动、DSP控制架构、实时测量设计、数据通讯和系统纠错 处理，所述DSP软件架构包括初始化模块(在main ()函数中进行初始化，即DSP/B10S内核 启动之前完成初始化)、AD采样模块、双口 RAM模块、实时监测模块、闪变测量模块、骤升骤 降中断监测模块、暂态捕捉模块、高速记录模块和波形记录模块。
[0005]DSP系统中用到三个硬件中断，即两个AD采样的EOC信号经EMDA触发的中断和频 率测量中断，设定AD的中断优先级小于频率测量中断，AD采样是通过EDMA实现PING-PONG 方式采样，即每半周波触发一次CPU中断。
[0006]DSP/B10S支持16个硬件中断优先级，E80的DSP应用软件使用了一个软件中断， 相对时间调度中断，其由AD采样硬件中断触发，软件中断任务是抢断式的，即高优先级的 任务可以抢断低优先级的任务，而硬件中断不可抢断，所以硬件中断和软件中断需成对出 现的。
[0007]进一步的，所述实时测量还包括时间基准采样，UNIX时间+毫秒(范围 2000.00.0000:00:00 到 2099.12.31:23.59.59)，PPC 实时更新时间，并将时间(UNIX 时间 +毫秒)放到双口 RAM中，供DSP读取。
[0008]频率计算，输入量为三相电压信号，输出系统频率、AD采样控制信号，通过将三相 电压信号引入FPGA进行处理，让其输出一路的方波和N次方(N=单周波采样点数)倍频 率的方波，过零检测环节将三相电压正弦信号转换为同相位的方波，FPGA将三相方波信号 通过逻辑或的方式转换为同频率的一路方波，将方波信号引入GP10(GP2P12)触发中断，并 控制定时器的计数，实现频率的测量。
[0009]采样控制，FPGA输出频率为逻辑或输出方波频率的1024倍频的方波，将所输出方 波引入ADC芯片的HOLDX管教，控制AD转换的起始时刻，实现同步采样，通过绝对时间线 程，判断是否到lS、3s、10s和可设置的实时时间进行标记，并启动计算流程，计算流程根据计算标记启动相应时间间隔的计算，每次时间间隔的计算都将由DSP计算出来的采样间隔结果传给FPGA，如果FPGA计算出来的采样间隔与DSP计算有偏差，则以DSP的计算结果为准。
[0010]进一步的，所述实时测量设计包括的谐波、间谐波监测，输入量为10个周波采样值，输出量为5HZ分辨率分量的向量，通过子组算法计算为基波向量、间谐波向量、谐波畸变率、谐波向量、谐波畸变率、谐波相角等。
[0011]间谐波的计算采用素因子算法，10周波的5120个采样点经过5次1024点的FFT 和1024次的5点FFT，再经CRT映射得到间谐波计算的实部和虚部的结果，综合统计主要包括基波向量的提取，间谐波向量和畸变率的计算，谐波向量、相角和畸变率的计算。
[0012]1024点的FFT采用DSP6747的FFT算法库函数，5点FFT采用5点的WFTA计算公式，电流谐波和间谐波的计算方法与电压相同。(间)谐波结果统计采用子组算法间谐波的测量可以在3s测量基础上,综合出3min、10min或2h的测量值,综合方法是取所选时间间隔内的3s测量值的均方根，SP:
【权利要求】
1.一种电能监测DSP控制系统，其特征在于:该系统包括硬件接口与底层驱动、DSP控制架构、实时测量设计、数据通讯和系统纠错处理，所述DSP软件架构包括初始化模块(在 main ()函数中进行初始化，即DSP/BIOS内核启动之前完成初始化)、AD采样模块、双口 RAM 模块、实时监测模块、闪变测量模块、骤升骤降中断监测模块、暂态捕捉模块、高速记录模块和波形记录模块；DSP系统架构中用到三个硬件中断，即两个AD采样EOC信号经EMDA触发的中断和频率测量中断，设定AD的中断优先级小于频率测量中断，AD采样是通过EDMA实现PING-PONG 方式采样，即每半周波触发一次CPU中断，使得AD采样与DSP处理单元并行工作；DSP/B10S支持16个硬件中断优先级，E80的DSP使用了一个软件中断，即相对时间调度中断，其由AD采样硬件中断触发，软件中断任务是抢断式的，即高优先级的任务可以抢断低优先级的任务，而硬件中断不可抢断，所以硬件中断和软件中断需要成对出现的。
2.根据权利要求1所述的能监测DSP控制系统，其特征在于:所述实时测量还包括时间基准采样和频率偏差，UNIX时间+毫秒范围2000.00.0000:00:00到2099.12.31: 23.59.59)，PPC实时更新时间，并将时间(UNIX时间+毫秒)放到双口 RAM中，供DSP读取；频率计算，输入量为三相电压信号，输出系统频率、AD采样控制信号，通过将三相电压信号引入FPGA进行处理，让其输出一路的方波和N次方(N=单周波采样点数)倍频率的方波，过零检测环节将三相电压正弦信号转换为同相位的方波，FPGA将三相方波信号通过逻辑或的方式转换为同频率的一路方波，将方波信号引入GP10(GP2P12)触发中断，并控制定时器的计数，实现频率的测量；采样控制，FPGA输出频率为逻辑或输出方波频率的1024倍频的方波，将所输出方波引 A ADC芯片的HOLDX管教，控制AD转换的起始时刻，实现同步采样，通过绝对时间线程，判断是否到lS、3s、10s和可设置的实时时间进行标记，并启动计算流程，计算流程根据计算标记启动相应时间间隔的计算，每次时间间隔的计算都将由DSP计算出来的采样间隔结果传给FPGA，如果FPGA计算出来的采样间隔与DSP计算有偏差，则以DSP的计算结果为准。
3.根据权利要求1所述的能监测DSP控制系统，其特征在于:所述实时测量设计包括的谐波、间谐波监测，输入量为10个周波采样值，输出量为5Hz分辨率分量的向量，通过子组算法计算为基波向量、间谐波向量、谐波畸变率、谐波向量、谐波畸变率、谐波相角等；间谐波的计算采用素因子算法，10周波的5120个采样点经过5次1024点的FFT和 1024次的5点FFT，再经CRT映射得到间谐波计算的实部和虚部的结果，综合统计主要包括基波向量的提取，间谐波向量和畸变率的计算，谐波向量、相角和畸变率的计算；1024点的FFT采用DSP6747的FFT算法库函数，5点FFT采用5点的WFTA计算公式， 电流谐波和间谐波的计算方法与电压相同。(间)谐波结果统计采用子组算法间谐波的测量可以在3s测量基础上,综合出3min、IOmin或2h的测量值,综合方法是取所选时间间隔内的3s测量值的均方根，即:
4.根据权利要求1所述的能监测DSP控制系统，其特征在于:所述实时测量设计包含电压偏差和电压波动，电压偏差输入量为IOcycle电压RMS,输出量为电压偏差Uminus、 Uplus,电压偏差为电压RMS偏尚标称电压的幅度占标称电压的百分比，包括电压正偏差 Uminus和电压负偏差Uplus，正负电压偏差都取绝对值结果，其输出包括相电压和线电压的偏差，所以电压偏差的输出数据个数取决于接线方式；电压波动计算，电压波动值为电压均方根值的两个极值Umax和UminUmin之差AU，常以额定电压Unoni的百分数表示其相对百分值，即，
5.根据权利要求1所述的能监测DSP控制系统，其特征在于:所述实时测量设计包含闪变计算，测量IOmin短时闪变值Pst，2h长时闪变值PU，输入量为电压半周波采样值，输出量为短时闪变Pst、长时间闪变PU，闪变模型，模型严格按照IEC_61000-4-15的要求，其主要包括以下几个环节，平方检测、带通加权滤波、平方一阶低通滤波、统计评价环节，闪变算法输入为单周期采样64点的采样值。
6.根据权利要求1所述的能监测DSP控制系统，其特征在于:所述实时测量设计包括瞬态捕捉设计，预先设置一个标准波形，每个采样值与标准波形进行判断，需要定期相位同步和幅值刷新，包括改变标准波形的基波频率、幅值和初始相位的判断；输入量为AD采样值，单周周期1024个点，共51.2K，及其对应的初始相位，标准波形，上下限值，输出量为瞬态持续时间、瞬态发生的幅值，记录方式为SOE格式。
7.根据权利要求1所述的能监测DSP控制系统，其特征在于:所述实时测量设计包括合格统计率计算，主要包括电压偏差合格率、闪变合格率、频率合格率，在最小统计时间方面，电压偏差以分钟为单位、频率合格率以秒为单位、闪变未给出，合格率统计方法:
8.根据权利要求1所述的能监测DSP控制系统，其特征在于:所述实时测量设计还包括95%合格概率值计算，其主要用于电压三相不平衡、谐波、间谐波，95%概率值是针对一段时间的，将测量时间段内的各个测量值进行从大到小排序，5%大的值作为95%概率值； 当统计样本不够时，可取5%大值的附近几个值的平均值，95%概率值的时间可设置，其统计最小单位为150cycI e,统计周期为统计开始时的定时记录时间间隔。
9.根据权利要求1所述的能监测DSP控制系统，其特征在于:所述实时测量设计还包括SOE事件记录，预定的SOE格式包括，UNIX+毫秒时间、大类号、子类号和记录值，由于SOE 需要实时存储，同时要求掉电不丢失，所以在DSP中产生的SOE要实时的传给PPC来存储， DSP根据SOE的事件格式产生SOE记录；当时间个数满N个或者距离上次上传SOE满IOms 时，则将SOE通过双口 RAM传给PPC，PPC收到SOE数据后将其存到内存中。
【文档编号】G01R31/00GK103439590SQ201310223291
【公开日】2013年12月11日 申请日期:2013年8月8日 优先权日:2013年8月8日
【发明者】林峰平, 丁建义, 梁启权, 陈宜彬, 董金发, 葛庆光, 徐进, 乔冠梁 申请人:深圳市康必达中创科技有限公司