提高芯片同测的芯片排布方法
【专利摘要】本发明公开了一种提高芯片同测的芯片排布方法，包括：1)将硅片上的芯片按映射的方式进行芯片放置；2)将相邻芯片的PAD连接在一起，形成一个芯片组；3)探针扎针时，只扎构成步骤2)的芯片组中的其中一个芯片；4)将一个芯片组中的每个芯片地址线设定不同的电平；5)通过芯片的不同地址信息，对构成同一芯片组中的不同芯片进行测试；6)通过划片，将划片槽中的连接线划断，分离，形成独立芯片。本发明可以解决小芯片探卡制作的难题，并能提高小芯片硅片的同测数量以及提高测试效率、降低测试成本等。
【专利说明】提高芯片同测的芯片排布方法
【技术领域】
[0001] 本发明涉及一种半导体领域中的芯片排布方法，特别是涉及一种提高芯片同测的 芯片排布方法。
【背景技术】
[0002] 随着芯片技术的发展，一张硅片上的芯片数量越来越多、也越来越小。然而，传统 芯片在硅片中放置的方式，如图1所示，都是一个方向。因此，会造成测试时间越来越长，而 探针卡也越来越难制作，因为探针间隔过小将无法排针。
[0003] 另外，碰到小芯片的情况，一般通过减少同测数量来降低制作探卡的难度，但这也 造成了测试时间更加变长。
【发明内容】
[0004] 本发明要解决的技术问题是提供一种提高芯片同测的芯片排布方法。通过该方 法，可解决对小芯片测试探卡制作的困难以及提高同测数量。
[0005] 为解决上述技术问题，本发明的提高芯片同测的芯片排布方法，包括步骤：
[0006] 1)将硅片上的芯片按映射的方式进行芯片放置；
[0007] 2)将相邻芯片的PAD连接在一起，形成一个芯片组；
[0008] 3)探针扎针时，只扎构成步骤2)的芯片组中的其中一个芯片；
[0009] 4)将一个芯片组中的每个芯片地址线设定不同的电平；
[0010] 5)通过芯片的不同地址信息，对构成同一芯片组中的不同芯片进行测试；
[0011] 6)通过划片，将划片槽中的连接线划断，分离，形成独立芯片。
[0012] 所述步骤1)中，映射的方式为对称旋转的方式。
[0013] 所述步骤4)中，芯片地址线以不同的连接方式进行连接。
[0014] 所述步骤5)中，对构成同一芯片组中的2-4个相邻芯片进行测试。
[0015] 所述步骤5)中，还包括：将测试结果通过分BIN (失效内容编号）来复原出原始的 芯片图。
[0016] 本发明通过改变芯片的排布以及芯片间的连接，来实现将2个或四个芯片合并成 一个芯片，即将相邻芯片映射放置，以便于芯片之间的PAD连接。因此，本发明可以解决小 芯片探卡制作的难题，并能提高小芯片硅片的同测数量以及提高测试效率、降低测试成本 等。
【专利附图】
【附图说明】
[0017] 下面结合附图与【具体实施方式】对本发明作进一步详细的说明：
[0018] 图1是传统芯片在硅片中放置的方式示意图；
[0019] 图2是本发明的芯片放置方式示意图；
[0020] 图3是本发明的芯片间连线方式示意图。其中，a0、al、a2为地址线，elk为时钟 线，sda为数据线，vdd为电源线。
【具体实施方式】
[0021] 本发明的提高芯片同测的芯片排布方法，包括步骤：
[0022] 1)将硅片上的芯片按映射的方式(如对称旋转的方式）进行芯片放置（如图2所 示）；
[0023] 2)将相邻芯片的PAD连接在一起，形成一个芯片组，例如，如图3所示，通过两个芯 片的连线，将该两个芯片组成一个芯片组；
[0024] 3)探针卡只要将连接在一起的芯片组作为一个整体芯片（大芯片），探针扎针时， 只扎构成步骤2)的芯片组中的其中一个芯片；
[0025] 4)将一个芯片组中的每个芯片地址线设定不同的电平，并且芯片地址线连接不同 的连接（即芯片地址线以不同的连接方式进行连接）；
[0026] 5)通过芯片的不同地址信息（即根据不同的地址线设定)，发送不同的指令，从而 对构成同一芯片组中的不同芯片进行测试，如可对构成同一芯片组中的2-4个相邻芯片进 行测试；
[0027] 另外，还可将测试结果通过分BIN (失效内容编号）来复原出原始的芯片图；
[0028] 6)通过划片，将划片槽中的连接线划断，从而将构成的芯片组(大芯片）分离，形成 独立芯片。
[0029] 按照上述方法，能减小制作探针卡的难度与提高同测芯片的数量，从而能有效降 低测试成本和提高测试效率。
【权利要求】
1. 一种提高芯片同测的芯片排布方法，其特征在于，包括步骤： 1) 将硅片上的芯片按映射的方式进行芯片放置； 2) 将相邻芯片的PAD连接在一起，形成一个芯片组； 3) 探针扎针时，只扎构成步骤2)的芯片组中的其中一个芯片； 4) 将一个芯片组中的每个芯片地址线设定不同的电平； 5) 通过芯片的不同地址信息，对构成同一芯片组中的不同芯片进行测试； 6) 通过划片，将划片槽中的连接线划断，分离，形成独立芯片。
2. 如权利要求1所述的方法，其特征在于：所述步骤1)中，映射的方式为对称旋转的 方式。
3. 如权利要求1所述的方法，其特征在于：所述步骤4)中，芯片地址线以不同的连接 方式进行连接。
4. 如权利要求1所述的方法，其特征在于：所述步骤5)中，对构成同一芯片组中的2-4 个相邻芯片进行测试。
5. 如权利要求1所述的方法，其特征在于：所述步骤5)中，还包括：将测试结果通过分 失效内容编号BIN来复原出原始的芯片图。
【文档编号】G01R31/00GK104215843SQ201310222516
【公开日】2014年12月17日 申请日期:2013年6月5日 优先权日:2013年6月5日
【发明者】武建宏 申请人:上海华虹宏力半导体制造有限公司