测距电路模块的制作方法
【专利摘要】本发明涉及一种测距电路模块，旨在提供一种电路简单，时序要求低，测距无跳整周期数，可靠性高的测距电路模块。本发明通过下述技术方案予以解决：两个计数器分别对应连接四个数据锁存电路，每个计数器的输入端和输出端对应并联于两个数据锁存电路的输入端，输入端向测距电路模块输入发测量全“1”的信号脉宽为钟宽度，且发测量全“1”上升沿与发测量相位过零点对齐；或者发测量全“1”脉宽为均匀横跨发测量相位过零点，且持续周期小于或等于一个发测量相位周期；输入端向测距电路模块输入收测量全“1”的信号脉宽为一个系统钟宽度，数据锁存电路提取相位整周期数和相位，数据锁存后统一进行测距计算，通过采样后计算完成相位周期测粗距离和相位测细距离。
【专利说明】测距电路模块
【技术领域】
[0001]本发明涉及一种主要用于航天测控领域各种相位周期测粗距离和相位测细距离的测距电路。
【背景技术】
[0002]目前，现有技术采用图2所示测距电路，是通过减法器计算收发测量相位差值，计算出测量细距离；再通过采样时刻I计数发相位钟个数，然后通过延时半个发相位周期采样时刻2计数发相位钟个数，并通过收发测量相位差值判断提取真实粗距离，粗距离为发相位钟个数。如果收发测量相位差值在0° -90°粗距离用采样时刻2的值，收发测量相位差值在90° -270°粗距离用采样时刻I的值，收发测量相位差值在270° -360°粗距离用采样时刻2的值减I。这种方法存在下述缺点:时序复杂，测距跳整周期判定复杂，测距计算复杂、环路抖动引起距离跳大数，在采样时刻，必须注意采样信号与发相位周期信号之间的相对位置关系，若在发相位过零点附近采样，由于环路必然存在的抖动会导致得到的N值变化I个整相位周数，这同样会引起距离跳大数，为了解决距离跳大数设计复杂，计算判断环节多。另外发测量相位周期钟频率必须和收测量相位周期钟频率相同，测距范围受一定的限制。
【发明内容】
[0003]为了克服现有测距技术测距提取电路、时序复杂，测距跳整周期判定复杂，测距计算复杂、环路抖动引起距离跳大数等问题，本发明的目的提供一种电路简单，时序要求低，测距无跳整周期数，可靠性高的测距电路模块。
[0004]本发明解决其技术问题所采用的技术方案是:一种测距电路模块，包括，计数器和数据锁存电路，计数器的输入测量接口为发测量相位和收测量相位，其特征在于:两个计数器分别对应连接四个数据锁存电路，每个计数器的输入端和输出端对应并联于两个数据锁存电路的输入端，输入端向测距电路模块输入的发测量全“I”的信号脉宽为一个系统钟宽度，且发测量全“I”上升沿与发测量相位过零点对齐；或者发测量全“I”脉宽为均匀横跨发测量相位过零点，且持续周期小于或等于一个发测量相位周期；输入端向测距电路模块输入收测量全“ I ”的信号脉宽为一个系统钟宽度，且收测量全“ I ”上升沿与收测量相位过零点对齐；或者收测量全“ I ”脉宽为均匀横跨收测量相位过零点且持续周期小于或等于一个收测量相位周期；数据锁存电路提取相位整周期数和相位，数据锁存后统一进行测距计算，通过采样后计算完成相位周期测粗距离和相位测细距离。
[0005]两路计数器分别计数发测量相位过零点的个数和收测量相位过零点的个数，同时通过数据锁存电路锁存发相位和收相位，统一采样后进行测距计算测量整周期数为测量相位过零点个数，计算测量粗距离，发相位和收相位共同计算测量细距离。
[0006]本发明相比于现有技术具有如下有益效果:
本发明采用两个计数器分别对应于四个数据锁存电路，每个计数器的输入端和输出端对应并联于两个数据锁存电路的输入端，对相位周期测粗距离和相位测细距离电路简化，通过输入测量全“ 1 ”和测量相位的关系，测量整周期数为测量相位过零点个数，计算测量粗距离。解决了环路抖动引起的距离跳大数，设计复杂，计算判断环节多等问题。
[0007]本发明只需要2个计数器和4个数据锁存电路，2个计数器分别计数发测量相位过零点的个数和收测量相位过零点的个数，通过两个计数器和四个数据锁存电路简单的计数和锁存完成相位整周期数和相位的提取，通过采样后计算完成相位周期测粗距离和相位测细距离功能，从而解决了现有技术测距提取时序复杂，测距电路复杂，测距跳整周期判定复杂，测距计算复杂等问题。
[0008]本发明采用输入测量接口为发测量相位和收测量相位，通过相位过零点计数测量相位整周期数，无测量相位整周期数跳变问题。
[0009]本发明输入测量接口只需要发测量相位和收测量相位，不需要测量整周相位钟信号；可以通过简单的计数和锁存完成相位整周期数和相位的提取，通过锁存采样后计算完成相位周期测粗距离和相位测细距离功能，测距灵活可变，不需要发测量相位周期钟频率必须和收测量相位周期钟频率相同，测距适应范围更广。
【专利附图】
【附图说明】
[0010]下面结合附图和实施例对本专利进一步说明。
[0011]图1是本发明测距电路采样提取示意图。
[0012]图2是现有的测距电路的采样提取示意图。
【具体实施方式】
[0013]图1描述的测距电路，包括，计数器和数据锁存电路，计数器的输入测量接口为发测量相位和收测量相位.两个计数器分别对应于四个数据锁存电路，每个计数器的输入端和输出端对应并联于两个数据锁存电路的输入端，输入发测量全“ 1”的脉宽为一个系统钟宽度，且发测量全“1”上升沿与发测量相位过零点对齐；或者发测量全“1”脉宽为均匀横跨发测量相位过零点且持续周期小于或等于一个发测量相位周期；输入收测量全“1”的脉宽为一个系统钟宽度，且输入收测量全“1”上升沿与收测量相位过零点对齐；或者收测量全“1”脉宽为均匀横跨收测量相位过零点且持续周期小于或等于一个收测量相位周期；两路计数器分别计数发测量相位过零点的个数和收测量相位过零点的个数，同时通过数据锁存电路锁存发相位和收相位，测量整周期数为测量相位过零点个数，计算测量粗距离，发相位和收相位共同计算测量细距离。两路计数器经过计算得到测距距离:
【权利要求】
1.一种测距电路模块，包括计数器和数据锁存电路，计数器的输入测量接口为发测量相位和收测量相位，其特征在于:两个计数器分别对应连接四个数据锁存电路，每个计数器的输入端和输出端对应并联于两个数据锁存电路的输入端，输入端向测距电路模块输入的发测量全“ 1 ”的信号脉宽为一个系统钟宽度，且发测量全“ 1 ”上升沿与发测量相位过零点对齐；或者发测量全“ 1”脉宽为均匀横跨发测量相位过零点，且持续周期小于或等于一个发测量相位周期；输入端向测距电路模块输入收测量全“1”的信号脉宽为一个系统钟宽度，且收测量全“1”上升沿与收测量相位过零点对齐；或者收测量全“1”脉宽为均匀横跨收测量相位过零点且持续周期小于或等于一个收测量相位周期；数据锁存电路提取相位整周期数和相位，数据锁存后统一进行测距计算，通过采样后计算完成相位周期测粗距离和相位测细距离。
2.按权利要求1所述的测距电路模块，其特征在于:两路计数器分别计数发测量相位过零点的个数和收测量相位过零点的个数，同时通过数据锁存电路锁存发相位和收相位，统一采样后进行测距计算，测量整周期数为测量相位过零点个数，计算测量粗距离，发相位和收相位共同计算测量细距离。
3.按权利要求1或2所述的测距电路模块，其特征在于，两路计数器经过计算得到测距距离:
【文档编号】G01S7/02GK103792516SQ201410040564
【公开日】2014年5月14日 申请日期:2014年1月27日 优先权日:2014年1月27日
【发明者】徐成节, 扈景召 申请人:中国电子科技集团公司第十研究所