一种可输出姿态方位角的光纤陀螺仪的制作方法

本发明涉及一种光纤陀螺仪，尤其是涉及一种可输出姿态方位角的光纤陀螺仪。

背景技术：

陀螺仪是一种角速率传感器，是敏感相对惯性空间角运动的装置，是目前用于确定运动体空间运动姿态的主要传感器，可应用于海陆空天各种领域。光纤陀螺仪具有精度高，体积小，抗震动等优良特性广泛应用。由于现有光纤陀螺仪输出均为角速率解算单元解算得到的角速率，系统使用时需采用额外的电路板及配套外设进行数据采集和姿态解算。为了降低系统的开发难度，硬件成本，体积等要求，急需一种直接可输出姿态方位角的光纤陀螺仪。

技术实现要素：

本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种体积小、功能强大的可输出姿态方位角的光纤陀螺仪。

本发明的目的可以通过以下技术方案来实现：

一种可输出姿态方位角的光纤陀螺仪，包括光信号回路模块和电路模块，所述的光信号回路模块的终点光信号经探测器转换为电信号输出至电路模块，所述的电路模块包括解算芯片，其特征在于，所述的解算芯片为用于姿态解算的FPGA芯片。

所述的解算芯片内设有时钟电路。

所述的电路模块还包括前放电路、模数转换器、数模转换器和后放电路，所述的前放电路、模数转换器、解算芯片、数模转换器和后放电路依次连接，所述的前放电路与探测器连接，所述的后放电路与光信号回路模块连接。

所述的解算芯片设有输出接口，所述的输出接口连有显示器。

所述的显示器为段码显示屏。

所述的光信号回路模块包括光源、耦合器、Y波导、光纤环和探测器。

作为一种优选方案，所述的解算芯片设有角速率解算单元和姿态解算单元，所述的姿态解算单元执行以下步骤：

S11，电路初始化，角速率解算单元以设定的采样周期及采样数n进行角速率采样，获得n个采样数据，在电路初始化及采样过程中光纤陀螺仪与参照物保持相对静止；

S12，对步骤S11得到的n个采样数据求均值，作为初始零偏值，初始化完毕；

S13，获取光纤陀螺仪的角速率；

S14，将步骤S13得到的角速率值减去所述的初始零偏值，然后乘以所述光纤陀螺仪的标度因数，得到真实角速率；

S15，重复步骤S13～S14，直到测量结束，将真实角速率累加，得到姿态方位角信号。

作为另一种优选方案，所述的解算芯片设有角速率解算单元和姿态解算单元，所述的姿态解算单元执行以下步骤：

S21，电路初始化，角速率解算单元以设定的采样周期及采样数n进行角速率采样，获得n个采样数据，在电路初始化及采样过程中光纤陀螺仪与参照物保持相对静止；

S22，对步骤S21得到的n个采样数据求均值，作为初始零偏值，初始化完毕；

S23，获取光纤陀螺仪的角速率；

S24，将步骤S23得到的角速率值减去所述的初始零偏值，得到扣除初始零偏值的角速率；

S25，重复步骤S23～S24，直到测量结束，将扣除零偏值的角速率累加后，乘以所述光纤陀螺仪的标度因数，得到姿态方位角信号。

与现有技术相比，本发明具有以下优点：

(1)将姿态方位的计算过程集成到光纤陀螺仪内部的FPGA芯片上进行计算，在现有的数字闭环光纤陀螺仪上增加姿态解算算法并将解算得到的姿态方位角输出，相比传统光纤陀螺仪再配一块DSP解算电路板组成的系统，具有成本低，体积小，使用简单的优点。

(2)FPGA芯片具有强大的数据处理能力和较高的运行速度，可以用VHDL 或verilogHDL来编程，灵活性强，由于能够进行编程、除错、再编程和重复操作，因此可以充分地进行设计开发和验证。

(3)姿态解算单元通过在光纤陀螺仪静止的情况下获取初始零偏值，将后期测量得到的角速率值减去初始零偏值，消除了零位误差，提高了解算结果的准确度。

(4)姿态解算单元在计算过程中将数字量的角速率乘以标度因数，即将数字量信号转换为真实量，从而可以得到姿态方位角，可通过显示屏直接显示出来。

附图说明

图1为本发明光纤陀螺仪组成结构示意图；

图2为实施例1姿态解算单元解算步骤流程图；

图3为实施例2姿态解算单元解算步骤流程图。

具体实施方式

下面结合附图和具体实施例对本发明进行详细说明。本实施例以本发明技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

实施例1

如图1所示，一种可输出姿态方位角的光纤陀螺仪，包括光信号回路模块和电路模块，光信号回路模块包括依次连接的光源1、耦合器2、Y波导3、光纤环4和探测器5。

光源1产生波长和功率稳定的光信号，与耦合器2相连。光信号经过耦合器2进入Y波导3，Y波导3将一束光分为两束相干光，并且可对相干光信号进行相位调制。光纤环4是敏感角速率的部件。两束光经过光纤环4又回到Y波导3，发生干涉。干涉光经过耦合器2进入探测器5。探测器5将光强信号转换为电压信号。

光信号回路模块的终点光信号经探测器5转换为电信号输出至电路模块，电路模块包括依次连接的前放电路6、模数转换器7、解算芯片8、数模转换器9和后放电路10，前放电路6与探测器5连接，后放电路10与Y波导3连接。光源通过耦合器2，向各个敏感元件头供应光能量。光信号回路的终点由探测器5承接汇总，经过前放电路6、模数转换器7转换成数字信号，由解算芯片8实施陀螺算法，而后通过数模转换器9、后放电路10驱动Y波导3进行光电控制，完成整个工作循 环，同时FPGA把处理得到的结果送给解算芯片8上的输出接口11送出。

本发明的解算芯片8为集成了角速率解算单元和姿态解算单元的FPGA芯片，能直接输出姿态方位角。

FPGA(现场可编程门阵列)是以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，它的使用非常灵活。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。当电路有少量改动时，更能显示出FPGA的优势，其现场编程能力可以延长产品在市场上的寿命。因此将FPGA芯片用作光纤陀螺仪的解算芯片，有利于降低产品开发及制造成本。

解算芯片8设有输出接口11，所述的输出接口11连有显示器，可实时显示光纤陀螺仪测量得到的角速率以及姿态方位角，显示器为段码显示屏。解算芯片8内设有时钟电路，用作采样的时钟信号。

作为一种方案，姿态解算单元进行姿态解算时，执行以下步骤：

S11，电路初始化，角速率解算单元以设定的采样周期及采样数n进行角速率采样，获得n个采样数据，在电路初始化及采样过程中光纤陀螺仪与参照物保持相对静止；

S12，对步骤S11得到的n个采样数据求均值，作为初始零偏值，初始化完毕；

S13，获取角速率解算单元解算得到的角速率；

S14，将步骤S13得到的角速率值减去所述的初始零偏值，消除零位误差，然后乘以所述光纤陀螺仪的标度因数，得到真实角速率；

S15，重复步骤S13～S14，直到测量结束，将真实角速率累加，即对时间积分，得到姿态方位角信号。

由于角速率解算单元解算得到的结果是与角速率成比例关系的数字量，这个比例值在陀螺领域里称为标度因数，即把数字信号的单位转化成角速率的单位。标度因数通过常规测试方法获得。将陀螺固定在转台上，选择适当的角速率进行旋转。 获得陀螺输出数据。该数据为与角速率成比例关系的数字信号。将输出数据与转台角速率进行线性拟合，获得比例值，即为标度因数。

实施例2

与实施例1不同的是，作为另一种方案，所述的姿态解算单元执行以下步骤：

S21，电路初始化，角速率解算单元以设定的采样周期及采样数n进行角速率采样，获得n个采样数据，在电路初始化及采样过程中光纤陀螺仪与参照物保持相对静止；

S22，对步骤S21得到的n个采样数据求均值，作为初始零偏值，初始化完毕；

S23，获取角速率解算单元解算得到的角速率；

S24，将步骤S23得到的角速率值减去所述的初始零偏值，得到扣除零偏值的角速率，消除零位误差；

S25，重复步骤S23～S24，直到测量结束，将扣除零偏值的角速率累加后，乘以所述光纤陀螺仪的标度因数，得到姿态方位角信号。

其余与实施例1相同。