适用于通用串行总线连接器的测试电路板的制作方法

本发明涉及一种电路板，尤其是指一种具有第一联合测试工作群组连接接口以及第二联合测试工作群组连接接口使测试电路板彼此之间形成串接的适用于通用串行总线连接器的测试电路板。

背景技术：

现有进行待测试机板中通用串行总线连接器的测试多半是采用单一测试电路板进行，然而采用单一测试电路板进行待测试机板中通用串行总线连接器的测试仅能测试单一通用串行总线连接器，往往会产生测试信号覆盖欠缺的问题，而不利于生产测试使用。

综上所述，可知现有技术中长期以来一直存在现有对于待测试机板中通用串行总线连接器的测试信号覆盖欠缺的问题，因此有必要提出改进的技术手段，来解决此一问题。

技术实现要素：

有鉴于现有技术存在现有对于待测试机板中通用串行总线连接器的测试信号覆盖欠缺的问题，本发明遂揭露一种适用于通用串行总线连接器的测试电路板，其中：

本发明所揭露的适用于通用串行总线连接器的测试电路板，其包含：测试电路板，测试电路板更包含：通用串行总线连接接口、第一联合测试工作群组(jointtestactiongroup，jtag)连接接口、第二联合测试工作群组连接接口、联合测试工作群组信号处理芯片、至少一联合测试工作群组控制芯片以及电压转换芯片。

通用串行总线(universalserialbus，usb)连接接口是用以插接于通用 串行总线连接器以形成电性连接；第一联合测试工作群组连接接口是用以与测试访问端口(testaccessport，tap)控制器电性连接，或是用以与其他测试电路板的第二联合测试工作群组连接接口电性连接，以与其他测试电路板形成串接；第二联合测试工作群组连接接口是用以与其他测试电路板的第一联合测试工作群组连接接口电性连接；联合测试工作群组信号处理芯片分别与第一联合测试工作群组以及第二联合测试工作群组电性连接，用以提高第一联合测试工作群组以及第二联合测试工作群组所传递联合测试工作群组信号的稳定性；至少一联合测试工作群组控制芯片，联合测试工作群组控制芯片与联合测试工作群组信号处理芯片电性连接，用以进行通用串行总线连接器脚位的检测、状态控制以及集成电路总线(inter-integratedcircuit，iic)的模拟；及电压转换芯片是用以通过外部电源取得电源供应并对电源进行转换以提供联合测试工作群组信号处理芯片、联合测试工作群组控制芯片、模拟数字转换芯片开关芯片所需要的工作电压。

本发明所揭露的电路板如上，与现有技术之间的差异在于通过测试电路板所具有的第一联合测试工作群组连接接口以及第二联合测试工作群组连接接口使得测试电路板彼此之间可以行成串接，藉以减少测试访问端口控制器中测试访问端口数量的要求，并且本发明所提出的测试电路板提供对所有测试信号的测试信号覆盖性，便于生产线的使用，进而降低测试电路板的成本。

通过上述的技术手段，本发明可以达成减少测试访问端口控制器中测试访问端口数量的要求与提供对所有测试信号的测试信号覆盖性的技术功效。

附图说明

图1绘示为本发明适用于通用串行总线连接器测试电路板的架构示意图。

图2绘示为本发明适用于通用串行总线连接器测试电路板测试时的架构示意图。

【符号说明】

10测试电路板

101第一测试电路板

102第二测试电路板

11通用串行总线连接接口

12第一联合测试工作群组连接接口

13第二联合测试工作群组连接接口

14联合测试工作群组信号处理芯片

15联合测试工作群组控制芯片

16电压转换芯片

20待测试机板

21中央处理器

22通用串行总线连接器

221第一通用串行总线连接器

222第二通用串行总线连接器

23复杂可编程逻辑元件

具体实施方式

以下将配合图式及实施例来详细说明本发明的实施方式，藉此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。

以下首先要说明本发明所揭露的适用于通用串行总线连接器的测试电路板，并请参考「图1」以及「图2」所示，「图1」绘示为本发明适用于通用串行总线连接器测试电路板的架构示意图；「图2」绘示为本发明适用于通用串行总线连接器测试电路板测试时的架构示意图。

本发明所揭露的测试电路板10更包含：通用串行总线(universalserialbus，usb)连接接口11、第一联合测试工作群组(jointtestactiongroup，jtag)连接接口12、第二联合测试工作群组连接接口13、联合测试工作群 组信号处理芯片14、至少一联合测试工作群组控制芯片15以及电压转换芯片16。

待测试机板20更包含：中央处理器(centralprocessingunit，cpu)21、多个通用串行总线连接器22以及复杂可编程逻辑元件(complexprogrammablelogicdevice，cpld)23。

测试电路板10的通用串行总线连接接口11是用以提供测试电路板10插接于待测试机板20的通用串行总线连接器22上以使测试电路板10与待测试机板20形成电性连接，待测试机板20的每一个通用串行总线连接器22可以插接一个测试电路板10。

测试电路板10的第一联合测试工作群组连接接口12是用以与测试访问端口控制器30电性连接，或是测试电路板10的第一联合测试工作群组连接接口12是用以与其他测试电路板10的第二联合测试工作群组连接接口13电性连接，以使测试电路板10与其他测试电路板10形成串接。

具体而言，待测试机板20具有第一串行ata连接器221以及第二串行ata连接器222，第一测试电路板101插接于待测试机板20的第一串行ata连接器221，第二测试电路板102插接于待测试机板20的第二串行ata连接器222，第一测试电路板101的第一联合测试工作群组连接接口12与测试访问端口控制器30电性连接，第一测试电路板101的第二联合测试工作群组连接接口13与第二测试电路板102的第一联合测试工作群组连接接口12电性连接，藉以使得第一测试电路板101以及第二测试电路板102形成串接，在此仅为举例说明之，并不以此局限本发明的应用范畴。

测试电路板10的联合测试工作群组信号处理芯片14分别与测试电路板10的第一联合测试工作群组12以及测试电路板10的第二联合测试工作群组13电性连接，测试电路板10的联合测试工作群组信号处理芯片14是用以提高测试电路板10的第一联合测试工作群组12以及测试电路板10的第二联合测试工作群组13所传递联合测试工作群组信号的稳定性。

待测试机板20的中央处理器21是用以提供边界扫描(boundaryscan)模式以供测试电路板10进行检测，待测试机板20的复杂可编程逻辑元件23是用以控制待测试机板20的电源状态。

测试访问端口控制器30亦与待测试机板20的中央处理器21以及待测试机板20的复杂可编程逻辑元件23电性连接，并且测试访问端口控制器30控制待测试机板20的复杂可编程逻辑元件23以控制待测试机板20的电源供电状态，测试访问端口控制器30亦控制待测试机板20的中央处理器21以及待测试机板20的复杂可编程逻辑元件23至边界扫描工作模式，以及测试访问端口控制器30通过测试电路板10的第一联合测试工作群组连接接口12控制测试电路板10至边界扫描工作模式。

测试电路板10的联合测试工作群组控制芯片15与测试电路板10的联合测试工作群组信号处理芯片14电性连接，测试电路板10的联合测试工作群组控制芯片15是用以进行待测试机板20的通用串行总线连接器22脚位的检测。

测试电路板10的电压转换芯片16是用以通过外部电源(图中未绘示)取得电源供应并对电源进行转换以提供测试电路板10的联合测试工作群组信号处理芯片14以及测试电路板10的联合测试工作群组控制芯片15所需要的工作电压。

测试访问端口控制器30于待测试机板20复杂可编程逻辑元件23、待测试机板20的中央处理器21以及测试电路板10的边界扫描工作模式下通过测试电路板10的联合测试工作群组控制芯片14以进行待测试机板20的通用串行总线连接器22脚位的检测以及状态控制。

综上所述，可知本发明与现有技术之间的差异在于通过测试电路板所具有的第一联合测试工作群组连接接口以及第二联合测试工作群组连接接口使得测试电路板彼此之间可以行成串接，藉以减少测试访问端口控制器中测试访问端口数量的要求，并且本发明所提出的测试电路板提供对所有测试信号的测试信号覆盖性，便于生产线的使用，进而降低测试电路板的成本。

藉由此一技术手段可以来解决现有技术所存在现有对于待测试机板中通用串行总线连接器的测试信号覆盖欠缺的问题，进而达成减少测试访问端口控制器中测试访问端口数量的要求与提供对所有测试信号的测试信号覆盖性的技术功效。

虽然本发明所揭露的实施方式如上，惟所述的内容并非用以直接限定本 发明的专利保护范围。任何本发明所属技术领域中的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围，仍须以所附的权利要求书所界定者为准。