本发明涉及一种用于基于接收信号的多个连续值来确定接收信号的相位的相位检测方法和处理器。
背景技术:
当在入口处被已知频率的输入信号激励时,准确地确定传输介质出口处的输出信号的相位对于许多应用是非常重要的。例如,通信工程中的编码方法中的相位信息可被用来经由通信信道以电、磁或电磁信号的形式发送通信。在材料科学领域,测量声波的相位提供关于传输介质的材料组成的信息。在化学和物理分析系统中,相位检测器用于确定化学反应中的温度、密度、相位改变,化学和物理介质中的物体尺寸和液体浓度。在医学诊断方法中,通过测量被耦合至组织的声学和超声波信号的相位来识别组织特征。用于这些目的的应用包括监测身体中的血液循环以识别异常状况,特别是在脑部和在乳腺超声检查中。
图1示出用于测量脉管102中的声波的相位关系的系统100的示意图。系统100包括待测量的具有脉管长度L的脉管102(例如,体细胞、血管或动脉)以及超声波的发送器101和接收器103。发送器101在脉管102的入口105处将包括相位的已知频率f0的超声波104耦合到脉管102中,其中所述超声波104传播并在出口107处被接收器103接收。如从图1中可以看出,超声波104包括整数个振荡周期P以及可以表示为相位差的部分周期。在声波104的运行时间Tp和相位差之间,以下条件适用:
对于脉管102中的相速度V,一方面以下条件适用:
V=λ·f0, (2)
其中f0表示已知发送频率,且λ表示脉管102中的波长。另一方面,以下条件对于脉管102中的相速度V适用:
其中K表示脉管的弹性,且ρ表示其密度。因此,可以从相速度V确定脉管102的特性。可以从周期P的量和相位差来确定波长λ,可以借助于已知发送频率f0来识别相速度V,能够借助于相位速度V来表征脉管102的材料特性。
通常,接收器与发送器同步,以便确定相位差并且使用模数转换器对接收的信号进行采样。接收的信号的采样值可以与同步的时间点相关联,从中可以确定相位差。
然而,测量精度取决于多个系统参数,例如采样精度、发送信号的设定频率的精度、声学信号的耦合和解耦精度、归因于在脉管端部和脉管壁处的反射的对发送信号的干扰、多普勒效应等。
技术实现要素:
本发明的目的是创建用于在被已知信号特性的发送信号激励时简单且精确地确定在传输介质出口处的相位的概念。
通过独立权利要求的特征来实现该目的。其它有利的实施例是从属权利要求的主旨。
以下描述的方法、设备和系统可以是不同的类型。所描述的各个元件可以经由使用不同技术制造的且可以包括半导体芯片、ASIC、微处理器、数字信号处理器、集成电路、电光电路和/或无源组件的硬件或软件组件(例如电子组件)来实现。
根据第一方面,本发明涉及一种相位检测方法,相位检测方法包括以下步骤:接收作为对具有已知发送频率fw的发送信号的反应的具有已知采样频率fs的接收信号的多个连续值;确定两个差值,每个差值来自接收信号的三个连续值中的两个连续值;以及基于相位实部、相位虚部和两个差值之间的线性关系,确定接收信号的相位实部和相位虚部。
这具有如此优点:当被已知信号特性的发送信号激励时,能够容易且精确地确定在传输介质出口处的相位。当发送频率和采样频率已知时,相位实部、相位虚部和两个差值之间的线性关系可被轻而易举地确定并为接收信号的相位提供精确值。
根据相位检测方法的实施例,相位实部、相位虚部和两个差值之间的线性关系能够经由基于两个差值作为输入变量且相位实部和相位虚部作为输出变量的二维线性方程组来表示。
这具有如此优点:二维线性方程组是容易地可求解的,并且针对相位实部和相位虚部的项能够被容易地表示并因而能够被容易地确定。因而可以轻而易举地确定相位。
根据相位检测方法的实施例,线性方程组通过利用基于已知角频率Ω的傅里叶系数对输入变量进行加权来求解,所述已知角频率取决于发送频率和采样频率。
这具有如此优点:当发送频率fw和采样频率fs的值已知时,线性方程组能够借助于傅里叶系数被容易地求解。
根据相位检测方法的实施例,已知角频率满足条件:Ω=2π(fw/fs)。
根据实施例,相位检测方法包括:在确定接收信号(Y)的相位实部和相位虚部之前,依据已知角频率Ω=2π(fw/fs)来确定傅里叶系数。
这具有如此优点:当发送频率fw和采样频率fs已知时,傅里叶系数能够预先地已被确定并能够被存储为参数,从而能够非常有效地执行方法。
根据实施例,相位检测方法包括:基于接收信号的相位实部、相位虚部、偏差和三个连续值之间的线性关系来确定接收信号的偏差。
这具有如此优点:当被已知信号特性的发送信号激励时,能够容易且精确地确定在传输介质出口处的偏差。当发送频率和采样频率已知时,已经确定的相位实部、已经确定的相位虚部、偏差和两个差值之间的线性关系可被轻而易举地确定并为接收信号的偏差提供精确值。
根据第二方面,本发明涉及一种用于确定被接收作为对具有已知发送频率fw的发送信号的反应的接收信号的相位的处理器,所述接收信号具有已知采样频率fs,所述处理器包括:用于逐个存储来自接收信号的多个连续值的三个连续值的第一输入寄存器、第二输入寄存器和第三输入寄存器;用于存储作为第二输入寄存器的内容与第一输入寄存器的内容之差的第一差值以及用于存储作为第三输入寄存器的内容与第二输入寄存器的内容之差的第二差值的第一内部寄存器和第二内部寄存器;用于提供接收信号的相位实部和相位虚部的第一输出寄存器和第二输出寄存器;以及计算单元,用于基于相位实部、相位虚部和两个差值之间的线性关系,确定接收信号的相位实部和相位虚部。
这具有如此优点:当被已知信号特性的发送信号激励时,处理器能够容易且精确地确定在传输介质出口处的相位。处理器可以轻而易举地确定相位实部、相位虚部和两个差值之间的线性关系,并因此可以为接收信号的相位提供精确值。
根据实施例,处理器包括第三输出寄存器,第三输出寄存器用于提供接收信号的偏差,计算单元用于基于接收信号的相位实部、相位虚部、偏差和三个连续值之间的线性关系来确定接收信号的偏差。
这具有如此优点:当被已知信号特性的发送信号激励时,处理器能够容易且精确地确定在传输介质出口处的偏差。处理器可以轻而易举地确定已经确定的相位实部、已经确定的相位虚部、偏差和两个差值之间的线性关系,并可以为接收信号的偏差提供精确值。
根据实施例,处理器包括用于存储傅里叶系数的第一系数寄存器、第二系数寄存器、第三系数寄存器和第四系数寄存器,所述傅里叶系数确定相位实部、相位虚部和两个差值之间的线性关系。
这具有如此优点:当发送频率fw和采样频率fs的值已知时,处理器能够借助于傅里叶系数容易地确定线性关系,并因而能够有效地识别相位。
根据实施例,处理器包括:第一参数存储器,用于存储已知角频率Ω的一半的余弦,所述已知角频率Ω取决于发送频率和采样频率;第二参数存储器,用于存储已知角频率Ω的一半的正弦;第三参数存储器,用于存储已知角频率Ω的余弦;以及第四参数存储器,用于存储已知角频率Ω的正弦。
这具有如此优点:处理器能够预先确定用于确定线性关系所需的量并能够将这些量存储在四个参数存储器中,或者,当启动处理器时,这些量已经在外部被确定并已经在四个参数存储器中轻易地可用。因而可以非常有效地确定相位。
根据处理器的实施例,已知角频率Ω满足条件Ω=2π(fw/fs)。
根据处理器的实施例,计算单元用于基于四个系数寄存器的内容和四个参数存储器的内容来确定接收信号的相位实部和相位虚部。
这具有如此优点:用于确定相位的计算单元能够利用在相应寄存器中轻易地可用的已确定的量进行工作,从而处理器几乎无需计算精力即可确定相位。
根据实施例,处理器包括指令单元,指令单元用于响应于重置信号,利用第一参数存储器的内容来初始化第一系数寄存器并利用第二参数存储器的内容来初始化第二系数寄存器;以及用于利用第三系数寄存器的内容更新第一系数寄存器并利用第四系数寄存器的内容更新第二系数寄存器来作为对时钟信号的响应。
这具有如此优点:处理器能够被重置信号置于预定的初始状态,并能够确定在每个时钟中的相位,从而可以非常精确并快速地确定相位。
根据处理器的实施例,指令单元用于响应于时钟信号,向第四系数寄存器加载值C1wS+S1wC,并向第三系数寄存器加载值C1wC-S1wS,其中wS表示第四参数存储器的内容,wC表示第三参数存储器的内容,C1表示第一系数寄存器的内容,S1表示第二系数寄存器的内容,以及Ω表示已知角频率Ω=2π(fw/fs)。
这具有如此优点:处理器能够经由简单的更新规则C1wS+S1wC和C1wC-S1wS快速地确定相位,更新规则可以借助于乘法和加法运算在每个时钟中执行。
根据处理器的实施例,计算单元用于将相位实部确定为并将相位虚部确定为其中hS表示第二参数存储器的内容,hC表示第一参数存储器的内容,C2表示第三系数寄存器的内容,S2表示第四系数寄存器的内容,以及Ω表示已知角频率Ω=2π(fw/fs)。
这具有如此优点:处理器能够使用上述简单的等式计算相位,其中计算单元可以使用乘法和加法运算和利用了归一化因子的归一化快速地确定所述相位。
根据处理器的实施例,计算单元用于将偏差确定为Y2-(U·(S1hC+C1hS)+V·(C1hC-S1hS)),其中U表示相位实部,V表示相位虚部,且Y2表示第二输入寄存器的内容。
这具有如此优点:处理器能够使用上述简单的等式计算偏差,其中计算单元可以借助于乘法、加法和存储运算快速地确定所述偏差。
根据实施例,处理器包括第一辅助寄存器;第二辅助寄存器;以及计数器,计数器随依据时钟信号的三个输入寄存器的每次更新步增,其中计算单元用于将相位实部确定为ΔY1S2-ΔY2S1,并将相位虚部确定为ΔY1C2-ΔY2C1,用于将相位实部加至第一辅助寄存器,并用于将相位虚部加至第二辅助寄存器,其中指令单元用于响应于中断信号,输出除以值2·wS·hS=4hS·hS·hC和除以计数器的值的两个辅助寄存器的值,其中ΔY1表示第一内部寄存器的内容,ΔY2表示第二内部寄存器的内容,C2表示第三系数寄存器的内容,S2表示第四系数寄存器的内容,hS表示第二参数存储器的内容且hC表示第一参数存储器的内容,以及Ω表示已知角频率Ω=2π(fw/fs)。
这具有如此优点:处理器能够使用辅助寄存器来存储中间结果,从而处理器可以借助于访问中间结果并通过被中断信号控制来非常有效地计算相位。
根据上述方面和实施例确定相位和偏差对于许多用途是重要的。以这种方式确定的相位或以这种方式确定的偏差分别可以在用于经由通信信道以电、磁或电磁信号的形式传送消息的通信技术中的编码方法中使用。在材料科学领域,关于声波,以这种方式确定的相位或以这种方式确定的偏差分别可以赋予对传输介质的材料特性的洞察。在化学或物理分析系统中,以这种方式确定的相位或以这种方式确定的偏差分别可用于确定化学反应的温度、密度、相位改变,化学和物理介质中的物体尺寸和液体浓度。
在医学诊断方法中,根据上述方面和实施例分别确定的相位或偏差可以用于在声学和超声信号被耦合至组织时对组织的特性进行识别。例如,在监测身体中的血液循环以识别异常情况(特别是在脑部和在乳腺超声检查中)时,使用本发明的实施例。相位信息可以赋予对组织的健康状态以及患病状态的洞察。分别可以例如借助于根据所描述的方法和所描述的处理器测量相位,从健康的患者收集关于组织的健康状态的信息,所述信息用作一类参考值。在对患者的测量期间发现偏离所识别的参考值的相位信息可以指示患者的患病状态。
附图说明
通过参考附图描述其他实施例。在附图中,
图1示出用于测量脉管102中的声波的相位关系的系统100的示意图;
图2示出根据实施例的相位检测方法200的示意图;
图3示出根据第一实施例的用于确定接收信号的相位的处理器300的示意图;以及
图4示出根据第二实施例的用于确定接收信号的相位的处理器400的示意图。
具体实施方式
以下的详细描述参考所附附图,出于说明目的,所述附图形成其部分并示出实施本发明的具体实施例。应当理解,在不偏离本发明的概念的情况下,也可以使用其它实施例,并且可以做出结构或逻辑的改变。因此,以下的详细描述被理解为不具限制性意义。此外,应当理解,除非另有具体指出,否则本文所述的不同示例性实施例的特征可以彼此组合。
参考附图描述了各方面和实施例,其中相同的附图标记通常指示相同的元件。在下面的描述中,出于解释本发明的目的,描述许多具体细节,以便能够透彻理解本发明的一个或多个方面。然而,对于本领域技术人员可能是显而易见的是,通过较小程度的具体细节可以实施一个或多个方面或实施例。在其他情况下,已知的结构和元件以示意形式示出,以便于描述一个或多个方面或实施例。应当理解,在不偏离本发明的概念的情况下,可以使用其他实施例,并可以实施结构或逻辑的改变。
尽管可能已经公开了关于几个实施中的仅一个的实施例的某个特征或某些方面,正如对于任何给定或特定使用可能是期望的或有利的,这样的特征或这样的方面还可以进一步与其他实施的一个或多个其他特征或方面组合。此外,在说明书或权利要求书中使用的表述(如“包含”、“具有”、“有”)或其其他变形应以包容的意义来理解,如“包括”的含义。表述“耦合”和“连接”可以已与其衍生共同使用。应当理解,这些表述用于指示两个元件彼此协作或交互,独立于它们是否彼此直接物理或电接触或它们是否彼此未直接接触。此外,表述“如”和“例如”将仅被理解为指示示例性实施例,而不是最佳或理想实施例的描述。因此,以下描述被理解为不具限制意义。
图2示出根据实施例的相位检测方法200的示意图。方法200包括接收(201)作为对具有已知发送频率fw的发送信号的反应的具有已知采样频率fs的接收信号Y的多个连续值。方法200包括确定(202)在任何情况下来自于接收信号Y的三个连续值Y1、Y2、Y3中的两个连续值的两个差值ΔY1、ΔY2。方法200包括基于相位实部U、相位虚部V和两个差值ΔY1、ΔY2之间的线性关系,确定(203)接收信号Y的相位实部U和相位虚部V。
相位实部U、相位虚部V和两个差值ΔY1、ΔY2之间的线性关系可以由基于两个差值ΔY1、ΔY2作为输入变量且相位实部U和相位虚部V作为输出变量的二维线性方程组来表示。
线性方程组可以通过利用基于已知角频率Ω的傅里叶系数对输入变量进行加权来求解,所述已知角频率Ω取决于发送频率和采样频率。
已知角频率Ω可以满足条件:Ω=2π(fw/fs)。
可以在确定接收信号(Y)的相位实部U和相位虚部(V)之前,依据已知角频率Ω来识别傅里叶系数。
可以基于接收信号Y的相位实部U、相位虚部V、偏差β和三个连续值Y1、Y2、Y3之间的线性关系来确定接收信号的偏差β。
以下表示描述方法200的理论原理。
给出函数
的三个值Y0、Y1、Y2,包括未知参数A、β和以及已知发送频率fw。三个值Y0、Y1、Y2是在三个等距时间点
τ1,τ2和τ3 (5)
处测量的,从而以下适用:
该条件(6)确保(在绝对测量精度的情况下)以下值的精确重构:
因此还确保以下值的精确重构:
值U和V求解以下线性方程组:
其中以下适用:
Sj=sin(2π·fw·τj),j∈{1,2,3} (10a)
Cj=cos(2π·fw·τj),j∈{1,2,3}。 (10b)
在几个简单改变后,方程组(9)可以表示如下:
其中以下适用:
Ω=2π·fwΔτ (12)
和
使用表示
ΔYj=Yj+1-Yj,j∈{1,2} (14)
获得以下作为方程组(11)的解:
可以通过以下代入实现变量的进一步简化:
以及
常数和因而可以被视为给定参数。
因而可以从以下等式中的每一个来确定β的值:
可以使用等式(4)至(6)来描述接收(201)作为对具有已知发送频率fw的发送信号的反应的具有已知采样频率fs的接收信号Y的多个连续值。
可以由方程组(11)来描述确定(202)两个差值ΔY1、ΔY2,每个差值来自接收信号Y的三个连续值Y1、Y2、Y3中的两个连续值。
可以由等式(15a)和(15b)来描述基于相位实部U、相位虚部V和两个差值ΔY1、ΔY2之间的线性关系,确定(203)接收信号Y的相位实部U和相位虚部V。
图3示出根据第一实施例的用于确定接收信号的相位的处理器300的示意图。
处理器300包括第一输入寄存器301、第二输入寄存器302、第三输入寄存器303、第一内部寄存器341、第二内部寄存器342、第一输出寄存器361、第二输出寄存器362、第三输出寄存器363、第一系数寄存器321、第二系数寄存器311、第三系数寄存器322、第四系数寄存器312、第一参数存储器352(更精确地,参数寄存器)、第二参数存储器351(更精确地,参数寄存器)、第三参数存储器354(更精确地,参数寄存器)、第四参数存储器353(更精确地,参数寄存器)、计算单元305和指令单元307。处理器还包括用于时钟信号CLK 370的入口和用于重置信号RST 371的入口。处理器300在其入口侧与输入数据总线304连接,并在其出口侧与输出数据总线364连接。然而,入口和出口的连接也可以以不同的方式实现。三个输入寄存器301、302、303可被实现为FIFO存储器,并且可以在每个时钟中记录接收信号Y的新值并同时删除最旧的记录值。
处理器适于确定被接收作为具有已知发送频率fw的发送信号的反应的接收信号Y的相位,所述接收信号Y具有已知采样频率fs。
第一输入寄存器301、第二输入寄存器302和第三输入寄存器303用于逐个存储接收信号Y的多个连续值中的三个连续值Y1、Y2、Y3,例如,当在第一时钟中加载输入信号的四个连续值Y1、Y2、Y3、Y4中的值Y1、Y2和Y3且在第二时钟中加载值Y2、Y3和Y4时,Y1被Y2替代,Y2被Y3替代,以及Y3被Y4替代,以此类推。
第一内部寄存器341用于存储作为第二输入寄存器302的内容Y2与第一输入寄存器301的内容Y1之差的第一差值ΔY1。第二内部寄存器342用于存储作为第三输入寄存器303的内容Y3与第二输入寄存器302的内容Y2之差的第二差值ΔY2。
第一输出寄存器361用于提供接收信号Y的相位实部U。第二输出寄存器362用于提供接收信号Y的相位虚部V。
例如根据图2中描述的方法200或根据下述方式,计算单元305用于基于相位实部U、相位虚部V和两个差值ΔY1、ΔY2之间的线性关系来确定接收信号Y的相位实部U和相位虚部V。
计算单元311(其在本文中仅被示出为使用虚线的框)可以包括用于执行算术运算的算术逻辑单元。其可以包括加法器、乘法器和用于执行计算操作的其他单元。
第三输出寄存器363用于提供接收信号Y的偏差β。
计算单元305还用于基于接收信号Y的相位实部U、相位虚部V、偏差β与三个连续值Y1、Y2、Y3之间的线性关系来确定接收信号Y的偏差β。
四个系数寄存器321、311、322、312用于存储傅里叶系数,所述傅里叶系数确定相位实部U、相位虚部V和两个差值ΔY1、ΔY2之间的线性关系。
第一参数存储器352用于存储已知角频率Ω=2π(fw/fs)的一半的余弦hC。第二参数存储器351用于存储已知角频率Ω的一半的正弦hS。第三参数存储器354用于存储已知角频率Ω的余弦wC。第四参数存储器353用于存储已知角频率Ω的正弦wS。
计算单元305还用于基于四个系数寄存器321、311、322、312的内容C1、S1、C2、S2和四个参数存储器352、351、354、353的内容hC、hS、wC、wS来确定接收信号Y的相位实部U和相位虚部V。
指令单元307用于响应于重置信号371,利用第一参数存储器352的内容hC来初始化第一系数寄存器321,并利用第二参数存储器351的内容hS来初始化第二系数寄存器311。指令单元307用于响应于时钟信号370,利用第三系数寄存器322的内容C2来更新第一系数寄存器321,并利用第四系数寄存器312的内容S2来更新第二系数寄存器311。
指令单元307还用于响应于时钟信号370,向第四系数寄存器312加载值C1wS+S1wC,并向第三系数寄存器322加载值C1wC-S1wS,其中wS表示第四参数存储器353的内容,wC表示第三参数存储器354的内容,C1表示第一系数寄存器321的内容,S1表示第二系数寄存器311的内容,以及Ω表示已知角频率Ω=2π(fw/fs)。
计算单元305用于将相位实部U确定为并将相位虚部V确定为其中hS表示第二参数存储器351的内容,hC表示第一参数存储器352的内容,C2表示第三系数寄存器322的内容,S2表示第四系数寄存器312的内容,并且Ω表示已知角频率Ω=2π(fw/fs)。
计算单元305还用于将偏差β确定为Y2-(U·(S1hC+C1hS)+V·(C1hC-S1hS)),其中U表示相位实部,V表示相位虚部,以及Y2表示第二输入寄存器302的内容。然而,偏差也可以根据不同的公式来确定,根据等式(18)。
处理器300可以以硬件或软件实现。处理器300可以形成芯片上的操作单元、或者可被实现为芯片。处理器300可以是数字信号处理器或微控制器。处理器300可被实现为FPGA、集成电路、ASIC或这些组件的部分。处理器300可被实现在接收器中或实现为接收器电路的部分,如图1所示的接收器103。
处理器300的操作模式可以被描述如下。
分别在启动处理器300之后或在接收到重置信号RST 322之后,将接收信号Y的三个连续值Y0、Y1、Y3从输入数据总线304加载到三个输入寄存器301、302、303中。
第三系数寄存器322和第四系数寄存器312被清空。利用以下值对第一系数寄存器321进行初始化:
并利用以下值对第二系数寄存器311进行初始化:
在时钟信号370的每个时钟中,向第三系数寄存器322加载以下值:
C1wC-S1wS (20a)
并向第四系数寄存器312加载以下值:
C1wS+S1wC, (20b)
其中以下适用:
wS=sinΩ, (21a)
wC=cosΩ。 (21b)
向第一输出寄存器361加载以下值:
并向第二输出寄存器362加载以下值:
以及将以下值加载至第三输出寄存器363:
Y2-(U·(S1hC+C1hS)+V·(C1hC-S1hS))。 (23)
然后第一系数寄存器321被第三系数寄存器322的内容C2覆写,且第二系数寄存器311被第四系数寄存器312的内容S2覆写。第一输入寄存器301被第二输入寄存器302的内容Y2覆写,第二输入寄存器302被第三输入寄存器303的内容Y3覆写,并且将新的输入值Y4从输入数据总线304加载到第三输入寄存器303中。三个输出寄存器361、362、363的值U、V和β被传送到输出数据总线364。
图4示出根据第二实施例的用于确定接收信号的相位的处理器400的示意图。
处理器400被构造为与图3所描述的处理器300类似。与处理器300一样,处理器400包括第一输入寄存器301、第二输入寄存器302、第三输入寄存器303、第一内部寄存器341、第二内部寄存器342、第一输出寄存器461、第二输出寄存器462、第三输出寄存器463、第一系数寄存器321、第二系数寄存器311、第三系数寄存器322、第四系数寄存器312、第一参数存储器352、第二参数存储器351、第三参数存储器354、第四参数存储器353、计算单元405和指令单元407。处理器400还包括用于时钟信号CLK370的入口和用于重置信号RST 470的入口。处理器在其入口侧与输入数据总线304连接,并在其出口侧与输出数据总线464连接。关于上述单元的操作模式,参考图3的描述,然而由于附加的操作模式,计算单元具有附图标记405,并且由于附加的操作模式,指令单元具有附图标记407。
与处理器300不同,处理器400还包括分别的第四输出寄存器或第一辅助寄存器481、分别的第五输出寄存器或第二辅助寄存器482、分别的第六输出寄存器或第三辅助寄存器483、三个求和元件492、493、494、计数器491和用于中断信号INT 472的入口。
计数器491随依据时钟信号370的三个输入寄存器301、302、303的每次更新步增。
计算单元405还用于将相位实部U确定为ΔY1S2-ΔY2S1,并将相位虚部V确定为ΔY1C2-ΔY2C1,将相位实部U加至第一辅助寄存器481,并将相位虚部V加至第二辅助寄存器482。
指令单元407还用于响应于中断信号,输出除以值2·wS·hS=4hS·hS·hC和除以计数器491的值cnt的两个辅助寄存器481、482的值AU、AV。因此,ΔY1表示第一内部寄存器341的内容,ΔY2表示第二内部寄存器342的内容,C2表示第三系数寄存器322的内容,S2表示第四系数寄存器312的内容,hS表示第二参数存储器351的内容,且hC表示第一参数存储器352的内容。Ω表示已知角频率Ω=2π(fw/fs)。
处理器400可以以硬件或软件实现。处理器400可以形成芯片上的操作单元、或者可被实现为芯片。处理器400可以是数字信号处理器或微控制器。处理器400可被实现为FPGA、集成电路、ASIC或这些组件的部分。处理器400可被实现在接收器中或实现为接收器电路的部分,如图1所示的接收器103。
处理器400的操作模式可以被描述如下。
分别在启动处理器400之后或在接收到重置信号RST 322之后,将接收信号Y的三个连续值Y0、Y1、Y3从输入数据总线304加载到三个输入寄存器301、302、303中。
第三系数寄存器322和第四系数寄存器312被清空。利用以下值来初始化第一系数寄存器321:
并利用以下值来初始化第二系数寄存器311:
在时钟信号370的每个时钟中,向第三系数寄存器322加载以下值:
C1wC-S1wS (25a)
并向第四系数寄存器312加载以下值:
C1wS+S1wC (25b)
其中以下适用:
wS=sinΩ, (26a)
wC=cosΩ。 (26b)
向第一输出寄存器461加载以下值:
U=ΔY1·S2-ΔY2·S1, (27a)
该值还被加至第四输出寄存器481,为此使用第一求和元件492。
向第二输出寄存器362加载以下值:
V=ΔY1·C2-ΔY2·C1, (27b)
该值还被加至第五输出寄存器482,为此使用第二求和元件493。
将以下值加载至输出寄存器463:
然后第一系数寄存器321被第三系数寄存器322的内容C2覆写,且第二系数寄存器311被第四系数寄存器312的内容S2覆写。计数器491步增。第一输入寄存器301被第二输入寄存器302的内容Y2覆写,第二输入寄存器302被第三输入寄存器303的内容Y3覆写,并且将新的输入值Y4从输入数据总线304加载到第三输入寄存器303中。
一旦存在中断(即一旦中断信号472发信号通知中断),第四输出寄存器481的内容AU和第五输出寄存器482的内容AV除以值2wShS(=4hShShC),并且各自除以计数器491的值cnt的它们的值以及第三输出寄存器463的值β被传送到输出数据总线484。
之后,传输重置信号371。
根据图3的描述的处理器300和根据图4的描述的处理器400适于实施图2所描述的方法200。
本发明的方面还包括可以直接上传到数字计算机的内部存储器中并包括软件代码段的计算机程序产品,借助于其可以在该产品运行于计算机上时执行图2中描述的方法200。计算机程序产品可以存储在适于计算机的介质上,并且可以包括以下:机器可读编程装置,其使计算机接收(201)作为对具有已知发送频率fw的发送信号的反应的具有已知采样频率fs的接收信号Y的多个连续值;确定(202)各自来自接收信号Y的三个连续值Y1、Y2、Y3中的两个连续值的两个差值ΔY1、ΔY2;以及基于相位实部U、相位虚部V和两个差值ΔY1、ΔY2之间的线性关系,确定(203)所述接收信号Y的相位实部U和相位虚部V。
计算机可以是PC,例如计算机网络的PC。计算机通常可被实现为芯片、ASIC、微处理器、信号处理器或被实现为处理器,且例如可被实现为如图3至5所描述的处理器。
应当理解,除非另有明确指出,在此描述的不同示例性实施例的特征可以彼此组合。如说明书和附图所示,示出彼此相连接的各个元件不必须彼此直接连接;可以在连接的元件之间提供中间元件。此外应当理解,本发明的实施例可以以各个电路、部分集成电路或完全集成电路或编程手段实现。术语“如”和“例如”仅指示例性实施例,而不是最佳或理想的实施例。在此示出的和描述了一些实施例,然而对于技术人员显而易见的是,在不偏离本发明的概念的情况下,代替示出的和描述的实施例,可以实现多个可选的和/或类似的实施。
附图标记列表
100:用于测量脉管中的声波的相位关系的系统100
101:发送器
102:脉管
103:接收器
104:超声波
105:入口
107:出口
200:相位检测方法200
201:第一方法步骤:接收
202:第二方法步骤:确定
203:第三方法步骤:确定
300:处理器,适于确定接收信号的相位
301:第一输入寄存器
302:第二输入寄存器
303:第三输入寄存器
304:输入数据总线
305:计算单元
307:指令单元
311:第二系数寄存器
312:第四系数寄存器
321:第一系数寄存器
322:第三系数寄存器
341:第一内部寄存器
342:第二内部寄存器
351:第二参数存储器
352:第一参数存储器
353:第四参数存储器
354:第三参数存储器
361:第一输出寄存器
362:第二输出寄存器
363:第三输出寄存器
364:输出数据总线
370:时钟信号
371:重置信号
400:处理器,适于确定接收信号的相位
405:计算单元
407:指令单元
484:输出数据总线
472:中断信号
481:第四输出寄存器或第一辅助寄存器
482:第五输出寄存器或第二辅助寄存器
483:第六输出寄存器或第三辅助寄存器
491:计数器
492:第一求和元件
493:第二求和元件
494:第三求和元件