一种片上自触发单粒子瞬态脉冲宽度测量方法及系统与流程

本发明属于单粒子瞬态脉冲测量领域，涉及一种单粒子瞬态脉冲测量方法级及系统，尤其涉及一种片上自触发单粒子瞬态脉冲宽度测量方法及系统。
背景技术：
：组合逻辑电路的单粒子瞬态脉冲引起的软错误导致的辐射可靠性问题随着集成电路工艺节点的提高而变得越来越严重。而单粒子瞬态脉冲宽度是衡量单粒子瞬态引起软错误可能性的一个重要参数。脉冲宽度越宽，单粒子瞬态脉冲引起软错误的概率也越大。所以准确测量单粒子瞬态脉冲宽度，覆盖从窄脉冲宽度到宽脉冲宽度的范围显得很有意义。同时，对于组合逻辑电路中单粒子瞬态脉冲的产生和传播机理的研究也有重要的意义。宽度窄的单粒子瞬态脉冲在一般辐射环境下产生的单粒子瞬态脉冲宽度分布中占有很大的权重，因此它的准确测量很重要。在片上自触发单粒子瞬态脉冲宽度测量电路中，由于组合逻辑电路的结构一般会比脉冲测量电路的简单，寄生电容小，所以在组合逻辑中产生的窄单粒子瞬态脉冲虽然有可能在组合逻辑中可以无衰减传播，但是在脉冲测量电路中可能随着瞬态脉冲经过延时锁存单元的级数的增加逐渐衰减。这会导致小于一定脉冲宽度的窄单粒子瞬态脉冲无法被脉冲测量电路捕获和准确测量。国外提出的并且得到广泛采用的片上自触发单粒子瞬态脉冲宽度测量方法只有一个宽脉冲宽度测量模块，无法实现宽度小于在测量模块中无衰减传播的窄单粒子瞬态脉冲测量。如文献“BalajiNarasimham,etal,“On‐ChipCharacterizationofSingle‐EventTransientPulsewidths”,IEEETrans.DeviceMater.Rel.,vol.6,no.4,pp.542‐549,Dec.2006.”同时，由于需要在第一级延时锁存单元就引出自触发信号，所以设计的自触发信号产生电路需要让自触发信号经过足够的延迟，以保证单粒子瞬态脉冲宽度在多级延时锁存单元链中完全锁存下来，增加了单粒子瞬态脉冲测量电路设计的难度。技术实现要素：为了解决
背景技术：
中所提到的技术问题，本发明提出了一种片上自触发单粒子瞬态脉冲宽度测量方法及系统。该方法及系统可以实现某个集成电路工艺节点下组合逻辑电路产生的单粒子瞬态脉冲宽度测量，覆盖从窄脉冲宽度到宽脉冲宽度的范围。解决了现有片上自触发单粒子瞬态脉冲宽度测量无法测量窄脉冲宽度的问题，而且简化了自触发信号产生的电路设计，减小了自触发信号延时带来的电路面积消耗。本发明技术解决方案为：一种片上自触发单粒子瞬态脉冲宽度测量系统，其特殊之处在于：包括组合逻辑电路；上述组合逻辑电路包括目标电路模块、选通电路模块、单粒子瞬态脉冲宽度测量模块和延时单元延迟时间标定模块；上述目标电路模块包括若干结构类型不同的组合逻辑单元链；上述选通电路模块用于选择来自目标电路模块的一条组合逻辑链的输出，作为后续脉冲宽度测量电路的输入信号；上述单粒子瞬态脉冲宽度测量模块包括宽脉冲宽度测量单元和窄脉冲测量单元；上述宽脉冲宽度测量单元用于测量脉冲宽度较宽的单粒子瞬态脉冲,；上述窄脉冲宽度测量单元用于测量脉冲宽度小于能在多级延时锁存单元中无衰减传播的单粒子瞬态脉冲的宽度；上述宽脉冲宽度测量单元和窄脉冲测量单元均包括若干延时锁存单元并前后串联；上述宽脉冲宽度测量单元包含的延时锁存单元多于窄脉冲宽度测量单元包含的延时锁存单元；上述单粒子瞬态脉冲宽度测量模块还包括自触发信号产生电路；上述延时单元延迟时间标定模块为奇数级延时锁存单元构成的一个环形振荡器且每个延时锁存单元都置于导通模式；上述延时锁存单元包括第一传输门、第二传输门和两个反相器；两个反相器串联组成一个锁存单元，并由第一传输门控制延时锁存单元的信号输入，第二传输门控制延时锁存单元的状态保存；上述锁存单元的锁存点在S处；所述S点为锁存单元的逻辑状态；上述第一传输门和第二传输门分别受到PA和HO信号的控制；而且PA和HO两个信号一个高电平则另一个低电平；当PA是高(低)电平的时候，第一个传输门处于导通(关闭)，而状态HO则为低(高)电平，第二个传输门处于关闭(导通)状态；当PA是低电平的时候，第一个传输门处于关闭，而状态HO则为高电平，第二个传输门处于导通状态；上述PA和HO的信号来源由自触发信号产生电路提供；上述自触发信号产生电路包括一个与非门和一个SR锁存器。由于采用了宽脉冲和窄脉冲两个测量模块并行的工作模式，自触发信号产生的电路就可以放置在离延时锁存单元链接近输出端的位置。因此这里的自触发信号产生电路结构简单，不需要特殊的延迟设计，大大降低了设计的难度。上述延时锁存单元的锁存信号端都依次连接到一个扫描式触发器的输入端上；各个扫描式触发器之间相互串联，构成扫描式移位寄存器。一种片上自触发单粒子瞬态脉冲宽度测量方法，其特殊之处在于：包括以下步骤：1】将待测芯片放置在PCB板上并与FPGA连接；2】标定待测芯片在任意工作电压、温度下工作的每级延时锁存单元的延迟时间；3】FPGA测量得到待测芯片移位寄存器链输出的数据，并进行数据存储；4】根据步骤3】所得到的数据，判断窄脉冲测量模块的测量结果是否超量程，即窄脉冲测量模块的延时单元锁存信号是否全部变化，如果是则表示超量程；当超量程，则以宽脉冲测量模块的结果为准，计算单粒子瞬态脉冲的宽度：宽脉冲测量模块中发生状态变化的延时单元锁存数量与单位延时锁存单元延时的乘积；当窄脉冲测量模块的测量结果还没有超过量程，则以窄脉冲测量结果为准，计算单粒子瞬态脉冲的宽度：窄脉冲测量模块中发生状态变化的延时单元锁存数量与单位延时锁存单元延时的乘积。本发明的优点是：本发明可用于测量某个集成电路工艺节点下，组合逻辑电路中单粒子瞬态脉冲宽度的测量。相比当前最新的单粒子瞬态脉冲宽度测量方法，本发明降低单粒子瞬态脉冲的最小可以测量宽度，同时可以降低自触发信号产生电路的设计难度。由于本发明采用了宽脉冲和窄脉冲两个测量模块并行的工作模式，自触发信号产生的电路就可以放置在离延时锁存单元链接近输出端的位置。因此这里的自触发信号产生电路结构简单，不需要特殊的延迟设计，大大降低了设计的难度。附图说明图1为本发明系统结构示意图；图2为本发明多级反相器链示意图；图3为本发明多级与非门链示意图；图4为本发明延时锁存单元结构示意图；图5为本发明宽脉冲宽度和窄脉冲宽度测量模块结构示意图；图6为本发明自触发信号产生电路图；图7为本发明扫描式触发器串联构成的移位寄存器(共N+n级)的前三级连接示意图；图8为本发明脉宽测量电路信号时序关系图。图9为本发明脉宽测量电路测量结果。其中，1‐目标电路模块、2‐选通电路模块、3‐宽脉冲宽度测量模块、4‐窄脉冲宽度测量模块、5‐延时单元延迟时间标定模块；301-传输门、302-反相器、303-反相器、304-传输门、401‐延时锁存单元、501-与非门、502-SR锁存器、601-扫描式触发器。具体实施方式参见附图，一种片上自触发单粒子瞬态脉冲宽度测量系统，包括组合逻辑电路；上述组合逻辑电路包括目标电路模块1、选通电路模块2、单粒子瞬态脉冲宽度测量模块和延时单元延迟时间标定模块5；上述目标电路模块1包括若干结构类型不同的组合逻辑单元链；上述选通电路模块2用于选择来自目标电路模块的一条组合逻辑链的输出，作为后续脉冲宽度测量电路的输入信号；上述单粒子瞬态脉冲宽度测量模块包括宽脉冲宽度测量单元3和窄脉冲测量单元4；上述宽脉冲宽度测量单元3用于测量脉冲宽度较宽的单粒子瞬态脉冲,；上述窄脉冲宽度测量单元4用于测量脉冲宽度小于能在多级延时锁存单元中无衰减传播的单粒子瞬态脉冲的宽度；上述宽脉冲宽度测量单元3和窄脉冲测量单元4均包括若干延时锁存单元并前后串联；上述宽脉冲宽度测量单元3包含的延时锁存单元多于窄脉冲宽度测量单元4包含的延时锁存单元；上述单粒子瞬态脉冲宽度测量模块还包括自触发信号产生电路；上述延时单元延迟时间标定模块5为奇数级延时锁存单元构成的一个环形振荡器且每个延时锁存单元都置于导通模式；上述延时锁存单元包括第一传输门、第二传输门和两个反相器；两个反相器串联组成一个锁存单元，并由第一传输门控制延时锁存单元的信号输入，第二传输门控制延时锁存单元的状态保存；上述锁存单元的锁存点在S处；所述S点为锁存单元的逻辑状态；上述第一传输门和第二传输门分别受到PA和HO信号的控制；而且PA和HO两个信号一个高电平则另一个低电平；当PA是高(低)电平的时候，第一个传输门处于导通(关闭)，而状态HO则为低(高)电平，第二个传输门处于关闭(导通)状态；当PA是低电平的时候，第一个传输门处于关闭，而状态HO则为高电平，第二个传输门处于导通状态；上述PA和HO的信号来源由自触发信号产生电路提供；上述自触发信号产生电路包括一个与非门和一个SR锁存器。由于采用了宽脉冲和窄脉冲两个测量模块并行的工作模式，自触发信号产生的电路就可以放置在离延时锁存单元链接近输出端的位置。因此这里的自触发信号产生电路结构简单，不需要特殊的延迟设计，大大降低了设计的难度。上述延时锁存单元的锁存信号端都依次连接到一个扫描式触发器的输入端上；各个扫描式触发器之间相互串联，构成扫描式移位寄存器。延时锁存单元包括两个传输门(301，304)和两个反相器(302，303)。两个反相器串联组成一个锁存单元，并由第一个传输门(301)控制其信号输入，第二个传输门(304)控制其状态的保存。锁存单元的锁存点在S处。第一和第二个传输门分别受到PA和HO信号的控制，而且两个信号总是相反的(一个高电平则另一个低电平)。当PA是高(低)电平的时候，第一个传输门处于导通(关闭)，而状态HO则为低(高)电平，第二个传输门处于关闭(导通)状态。这样保证两个传输门一个是开启而另一个则是关闭。当PA是高电平，HO是低电平时，延时锁存单元处于一个读入的状态；而当PA是低电平而HO是高电平时，延时锁存单元则处于一个保存状态。PA和HO的信号来源由自触发信号产生电路提供。自触发信号产生电路包括一个与非门(501)和一个SR锁存器(502)。与非门一端TR连接到延时锁存单元的锁存信号端S，另一端连接到复位信号RS。SR锁存器的S端接与非门的输出端，而R端接复位信号RS。SR锁存器的输出端Q和Q_分别作为HO和PA信号端口。两个测量模块的自触发信号产生电路的接入端分别是窄脉冲测量模块的第一级延时锁存单元的锁存信号端S和宽脉冲测量模块的倒数第十级延时锁存单元的锁存信号端S。延时锁存单元的锁存信号端S都依次连接到一个扫描式触发器(601)的D输入端上。而各个扫描式触发器都是串联起来的，构成扫描式移位寄存器。除了第一级扫描式触发器，其余每级的SI端都与前级Y输出端连接。第一级的SI端固定为低电平。扫描式移位寄存器共用一个时钟信号，由外部测试电路提供。它的扫描功能由SI信号控制，SI高电平为移位寄存功能，SI低电平则从D端加载数据。SI的信号输入由外部测试电路提供，它和宽和窄脉冲测量电路的两个自触发信号产生电路的HO信号有关。只要一路自触发电路产生触发信号，则SI就会被外部测试电路置为高电平。延时单元延迟时间标定模块，每级延时锁存单元都是一样的，且与瞬态脉冲测量模块所设计的延时锁存单元一样，包括原理图设计和版图设计。除了第一级延时锁存单元外，设定其余每个延时锁存单元的PA和HO信号分别为高电平和低电平，以保证都处于导通状态，在逻辑上等效于一个反相器。环形振荡器有一个起振控制开关，控制信号ST由外部测试电路提供，与第一级延时锁存单元的PA和HO信号联系，从而控制其导通。ST为高电平则第一级延时锁存单元导通，环形振荡器起振，ST为低电平则第一级延时锁存单元处于高阻模式，环形振荡器停止振荡。单粒子瞬态脉冲宽度测量部分包括两个模块——宽脉冲宽度测量和窄脉冲测量模块。它们同时接收来自选通电路模块的输出信号，分别测量信号的脉冲宽度。两个脉冲测量模块均是由相同的延时锁存单元(401)串联而成的，区别在两者串联的级数以及自触发信号产生电路(502)的连接位置。窄脉冲宽度测量的级数n较少而宽脉冲宽度测量模块级数N较多。单粒子瞬态脉冲信号在多级串联的延时锁存单元上传播时有一个最小的可以无衰减传播的宽度。n的最小值能保证这个宽度的单粒子瞬态脉冲可以被窄脉冲宽度测量模块锁存下来。而N的确定则根据预期要测量的最大瞬态脉冲宽度，保证这样的脉冲宽度可以被宽脉冲宽度测量脉宽锁存下来。各个模块的连接示意图如图1所示，具体设计如下：步骤1.设计实验需要研究的各种类型组合逻辑电路，要求组合逻辑电路的规模足够大，以保证单粒子瞬态脉冲产生的截面大，才能在有限的实验时间内产生有统计意义的单粒子瞬态脉冲数目。组合逻辑电路类型可以是多级反相器链，如图2所示，反相器链可以有多种尺寸设计，也可以是多级与非门组成的链，如图3所示，等等。步骤2.选通模块，就是多路复用器，比如八选一多路复用器。通过外部测试电路的控制信号，从目标电路各种组合逻辑电路中选择一个作为单粒子瞬态脉冲宽度测量对象。步骤3.宽脉冲宽度测量模块包含多级相同的延时锁存单元，如图5所示，前后串联而成。设置的级数根据该工艺节点最大能产生的单粒子瞬态脉冲宽度确定。需要的最小的级数是最宽的脉冲宽度和一级延时锁存单元的延迟时间的比值。这个最大宽度可以通过文献或者重离子与器件以及电路数值模拟仿真估计，而延时锁存单元的延迟时间则需要通过延时锁存单元设计好之后的版图寄生参数提取并进行后仿真得到。图5中，上面虚线框图给出了宽脉冲宽度测量模块示意图。在倒数第十级延时锁存单元中的S处引出信号源，用来产生控制延时锁存单元导通和锁存的自触发信号PA和HO。自触发信号引出的位置要保证单粒子瞬态脉冲在时序上最后不会传出延时锁存单元链。延时锁存单元如图4所示，包括两个传输门(301，304)和两个反相器(302，303)。两个反相器串联组成一个锁存单元，并由第一个传输门(301)控制其信号输入，第二个传输门(304)控制其状态的保存。延时锁存单元的锁存端口是S。传输门是由一个NMOS和PMOS管构成的。第一和第二个传输门分别受到PA和HO信号的控制，而且两个信号总是相反的(一个高电平则另一个低电平)。当PA是高(低)电平的时候，第一个传输门处于导通(关闭)，而状态HO则为低(高)电平，第二个传输门处于关闭(导通)状态。这样保证两个传输门一个是开启而另一个则是关闭。当PA是高电平，HO是低电平时，延时锁存单元进入一个读入导通的状态，逻辑上就相当于一个反相器，而延时锁存单元串联后就相当于是一个反相器链；而当PA是低电平而HO是高电平时，延时锁存单元则处于一个保存状态。延时锁存单元的尺寸的优化设计是让它处于读入导通状态时候的延迟时间(等效反相器的延迟时间)最小，以提高瞬态脉冲测量模块的分辨率。步骤4.窄脉冲宽度测量模块包含级数较少的延时锁存单元，前后串联而成。最小的级数是在该工艺节点下设计的延时锁存单元链中能够无衰减传播的最小脉冲宽度和一级延时锁存单元的延迟时间的比值。其中在延时锁存单元链无衰减传播的最小脉冲宽度和延时锁存单元延迟时间均需要通过版图寄生参数提取并进行后仿真得到。图5中，下面虚线框图给出了窄脉冲宽度测量模块示意图。窄脉冲宽度测量模块与宽脉冲测量模块整体结构一致，不同在于级数更少以及自触发信号源引出的位置在第一级而非倒数第十级延时锁存单元。图6给出了产生自触发信号产生的电路图。其中TR与延时锁存单元S端连接而RS是外部控制的重置信号。其中的自触发信号产生电路包括一个与非门(501)和一个SR锁存器(502)。与非门一端TR连接到延时锁存单元的锁存信号端S，另一端连接到复位信号RS。SR锁存器的S端接与非门的输出端，而R端接复位信号RS。SR锁存器的输出端Q和Q_分别作为HO和PA信号端口。表1给出了自触发信号产生电路的真值表。只要RS为低电平，则HO为低电平而PA是高电平，这样保证每个延时锁存单元都是处于读入导通的状态，此时脉冲测量模块进入了准备测量单粒子瞬态脉冲宽度的阶段；开始工作后，RS恢复为高电平时，由于TR正常得到的信号为低电平，使得PA与HO依旧保持原来的值；而当单粒子瞬态脉冲传播到TR所连接的S端后，TR信号变为为高电平，此时的PA和HO分别为低电平和高电平，让延时锁存单元进入锁存模式，把单粒子瞬态脉冲宽度的信息存储在延时锁存单元中，接下来就可以开始进行数据的传输采集了。步骤5.当延时锁存单元进入锁存模式后，为了读出宽脉冲宽度测量模块和窄脉冲宽度测量模块的存储信息，通过扫描式移位寄存器并行加载，串行读出。如图7所示，宽脉冲测量模块的1～N个延时锁存单元，窄脉冲测量模块的N+1～N+n每个延时锁存单元的S端都依次连接到扫描式触发器的数据加载端上。初始设置SE为低电平，则时钟工作后，S端数据都加载到每个触发器的输出端；再设置SE为高电平，则时钟继续工作后，每个触发器的输出信号都依次往后续的触发器传送，经过N+n个时钟周期后，所有的延时锁存单元状态都可以传输到扫描式移位寄存器的末端。SE的信号由外部测试电路提供，而外部测试电路则根据自触发信号产生电路的输出的信号PA或者HO判断是否让SE由低电平切换到高电平，开始移位寄存操作。图8给出了输入110ps脉冲宽度的测量结果以及各个信号的时序关系图。当RS信号经过负向的脉冲复位以后，脉冲宽度测量电路进入测量模式。而当输入110ps宽的脉冲信号后，窄脉冲测量模块的自触发产生电路的HO2(虚线)和宽脉冲测量模块的自触发产生电路的输出信号HO1(实线)先后变为高电平，让各自的触发电路进入锁存模式。而外部测量电路控制SE信号初始为低电平，把各个延时锁存单元的状态都加载到扫描式移位寄存器的输出端，接着SE信号变为高电平，在时钟的工作下，扫描式移位寄存器的状态相继读出到输出端Ys。其中Ys的前十个周期信号，即图8的虚线框内表示，对应的是窄脉冲宽度测量模块的各个延时锁存单元的存储状态，而后续的周期信号，即图8的点划线内表示，则来自宽脉冲段度测量模块各个延时锁存单元的存储状态。步骤6.延时锁存单元延迟时间标定模块由宽脉冲宽度和窄脉冲宽度测量模块中使用的延时锁存单元组成，构成一个奇数级的环形振荡器。通过测量环形振荡器的周期得到每一级延时锁存单元的延迟时间。环形振荡器中使用的延时锁存单元电路结构、版图布局均与宽脉冲宽度和窄脉冲宽度测量模块保持一致。环形振荡器的振荡周期T与每一级延时锁存单元的延迟时间τ，级数m(必须为奇数)的关系是T＝2m*τ。因此级数的设计可以根据示波器等设备能够测量T的精度来确定。图9给出了2k‐1级的环形振荡器示意图。其中的ST控制起振信号由外部测试电路提供。ST控制第一级延时锁存单元的导通和关闭。当ST为高电平时，第一级延时锁存单元处于导通状态，整个环形振荡器开始起振。通过示波器等外部测量设备测量环形振荡器的振荡周期，加上周期与延迟时间的倍数关系，得到每一级延时锁存单元的延迟时间。步骤7.步骤1‐6中各个模块均在同一个集成电路工艺节点上实现，而且在同一个芯片上完成。步骤8.在每一种芯片工作电压或者工作温度的条件下进行单粒子瞬态脉冲宽度测量实验前，均需要进行延时锁存单元延迟时间标定模块标定，以确定宽脉冲宽度和窄脉冲宽度模块每一级延时锁存单元的延迟时间。步骤9.开展单粒子瞬态脉冲宽度测量时，通过判断宽脉冲宽度测量模块和窄脉冲宽度测量模块的自触发的产生情况判断单粒子瞬态脉冲的产生位置以及脉冲宽度范围。具体来说，当宽脉冲和窄脉冲测量模块均进入锁存状态时，可以判断从目标电路来的单粒子瞬态脉冲宽度较宽，且这个脉冲可以传播到宽脉冲宽度测量模块的自触发信号产生电路的输入端；当宽脉冲测量模块进入锁存状态而窄脉冲状态没有进入锁存状态时，说明单粒子瞬态脉冲产生于宽脉冲测量模块本身而非来自于目标电路；当宽脉冲宽度测量模块没有进入锁存状态而窄脉冲宽度测量模块进入锁存状态时，说明来自目标电路的单粒子瞬态脉冲无法在宽脉冲测量模块中无衰减传播，而只能被窄脉冲测量模块捕获到。图9给出了利用体硅65nm工艺设计的测量电路在输入为60ps，100ps和160ps瞬态脉冲的原理图仿真结果，并且和没有瞬态脉冲注入的情况对比。左侧虚线框代表窄脉冲测量模块的测量结果而右侧点划线是宽脉冲测量模块的测量结果。对比发现，窄脉冲测量模块由于三个瞬态脉冲的引起的延时锁存状态变化的数目分别为：3，5和5；宽脉冲测量模块的状态变化数目分别为：0，5和9。通过仿真又可以得到每个延时单元的延迟时间约为19ps，这样得到窄和宽脉冲测量模块测量结果分别为57ps，95ps和95ps；0ps，95ps和171ps。所以，如果在窄脉冲宽度测量脉宽可以测量范围内，即95ps，以它的测量结果为准，而超过部分以宽脉冲宽度为准，最终得到的结果为57ps，95ps和171ps，与注入脉冲宽度很接近。表1为体硅65nm芯片版图寄生参数提取后仿真得到的瞬态脉冲宽度测量结果与仿真注入的脉冲宽度的对比(工作电压1.2V，温度为室温)；表2给出了芯片通过版图寄生参数提取，进行后仿真得到的不同宽度的瞬态脉冲注入下测得的结果，及其与注入脉冲宽度的相对误差。其中205ps及更小的脉冲宽度均是取窄脉冲宽度测量模块的测量结果，而宽于205ps的脉冲宽度则是取宽脉冲宽度测量模块的测量结果。每一级的延时锁存单元的延迟时间是通过直接仿真得到或者通过环形振荡器测仿真并且计算出来。表1TR/RSHOPA0/0011/0010/1保持保持1/110表2当前第1页1 2 3