磁共振接收链路及接收方法与流程

本发明涉及医疗技术领域，尤其涉及一种磁共振接收链路及接收方法。

背景技术：

磁共振成像系统(Magnetic Resonance,MR)广泛应用于疾病的诊断过程中，在利用磁共振设备对患者病灶部位进行成像时，需要将患者置于强磁场中，患者体内的氢原子在外加磁场的作用下有序排列并继续进动，当停止施加外加磁场磁力后，患者体内的氢原子将会恢复到原状态，在氢原子恢复到原状态的过程中，产生回波信号，磁共振接收机接收上述回波信号，用于磁共振成像。

数字接收机在磁共振中的应用越来越多，而常用的数字接收机通常都是由现场可编程门阵列(Field－Programmable Gate Array，FPGA)实现的，在射频信号激发后，经过一定时间的延迟(射频电路固有延迟)，接收线圈接收人体回波信号，并将所述回波信号进行预处理后，转换为数字回波信号，控制电路需要计算进行数字回波信号采集的时间点，信号处理电路根据控制信号，对数字回波信号进行采集，由于控制信号需要在不同的时钟域间传输，而不同时钟域的时钟频率并不相同，所以当控制信号从一个时钟域进入另一个时钟域，就会引入相位偏差，导致采样的回波信号出现数据错误，引起回波信号的相位累加或相位抵消，体现在图像上即为在相位编码方向上的伪影。

因此，对于磁共振成像系统而言，磁共振回波信号的数据采集控制如果出现相位抖动，就会导致成像数据出现差错，直接影响计算机处理后的成像质量。为提高磁共振的成像质量，必须解决用于确定回波信号采集时间的控制信号的相位抖动所造成的不利影响。

技术实现要素：

本发明解决的技术问题是，在磁共振接收系统中，控制信号在不同时钟域传输时会产生相位偏差，从而导致磁共振图像出现伪影，本发明公开一种磁共振接收链路，包括一种磁共振接收链路，包括控制电路和信号处理电路，所述控制电路产生控制信号，所述信号处理电路根据所述控制信号采集并处理磁共振回波信号，还包括转换电路，连接于所述控制电路和信号处理电路之间，消除控制信号在控制电路和信号处理电路之间传输时产生的相位偏差。

可选的，所述转换电路包括第一选择器和存储器，所述第一选择器根据控制电路的指令信号选择向存储器输入的数据，存储器接收所述数据并根据先进先出的方式输出所述数据。

可选的，所述第一选择器包括第一输入端、第二输入端、控制端和第一输出端，所述第一输入端接收控制信号，所述第二输入端接收插值信号，所述第一输出端根据控制端接收的所述指令信号确定输出控制信号或插值信号至存储器。

可选的，所述存储器在每个写时钟周期内存储所述第一选择器输出的控制信号或插值信号，在每个读时钟周期内输出所述控制信号或插值信号。

可选的，所述接收链路还包括与所述存储器输出端相连的第二选择器，所述第二选择器在判断所述存储器输出的数据为控制信号时，将所述控制信号输出至信号处理电路。

可选的，所述插值信号表示控制电路未输出控制信号。

可选的，所述控制信号包括用于控制信号处理电路采集回波信号的时间，所述回波信号为数字信号。

本发明还提供一种磁共振接收链路，包括接收线圈、预处理电路、控制电路和信号处理电路，所述接收线圈接收模拟回波信号，所述预处理电路将所述模拟回波信号转换为数字回波信号，所述控制电路产生用于控制信号处理电路的控制信号，所述信号处理电路根据所述控制信号采集并处理所述数字回波信号，还包括转换电路，连接于所述控制电路和信号处理电路之间，消除控制信号在控制电路和信号处理电路之间传输时产生的相位偏差。

本发明另外提供一种磁共振接收方法，包括：接收第一输入信号和第二输入信号，并根据指令信号判断以所述第一输入信号或第二输入信号作为输出信号输出；接收并存储所述输出信号；以先进先出的形式输出所述输出信号；判断所述输出信号为控制信号时，输出所述控制信号，否则不输出任何数据。

可选的，每个写时钟周期都接收并存储所述输出信号，每个读时钟周期都输出所述输出信号。

可选的，所述第一输入信号为所述控制信号，所述第二输入信号表示无控制信号产生。

本发明提供的磁共振接收链路，在控制电路和信号处理电路之间设置转换电路，从磁共振系统启动时，转换电路开始对输入信号进行判断，缓存控制信号或者插值信号(即无控制信号产生时的无效信号，本发明中以0表示)，并通过异步先进先出的方式读出所述控制信号或插值信号，当转换电路根据判断出读出数据为控制信号时，将控制信号输出至信号处理电路。因此，对于通过FPGA实现的数字电路而言，虽然控制电路和信号处理电路之间具有不同的时钟频率，且FPGA内部时钟具有不确定性，但是通过本发明的方案，即采用异步先进先出的方式对输入信号进行存储，并采用插值法保证每个写时钟周期均有数据的写入存储器，每个读时钟周期存储器都会输出数据，可以准确有效地输出控制信号至信号处理电路中，进而保证了信号处理电路采集的数字回波信号的准确性，用于磁共振成像，提高磁共振图像的质量。

附图说明

图1为磁共振接收链路的示意图；

图2为本发明实施例转换电路的电路图；

图3为发明本实施例输入选择器的电路图；

图4为本发明实施例存储器写操作电路图；

图5为本发明实施例存储器读操作电路图；

图6为本发明实施例磁共振接收方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为磁共振接收链路的示意图，参考图1所示，磁共振接收链路包括控制电路20、信号处理电路30、射频接收线圈40、数据预处理电路50，其中，射频接收线圈40接收回波信号，数据预处理电路50包括但不限于放大器51、混频器52、中频滤波器53以及ADC模数转换器54，射频接收线圈40接收的回波信号经放大器51进行初步放大后，在混频器52中与一本振信号混频后，经过中频滤波器53滤波，产生模拟中频信号，ACD模数转换器54将该模拟回波信号转换为数字回波信号。信号处理电路30在控制电路20产生的控制信号的控制下对上述数字回波信号进行采集，信号处理电路30包括NCO数字振荡器31、CIC滤波器32、FIR滤波器33，其中信号处理电路30采集到的数字回波信号与由NCO数字振荡器31产生的振荡信号混频后，分别经过CIC滤波器32、FIR滤波器33进行滤波后，经过PCIE总线34传送给计算机60用于磁共振成像。本实施例中，所述控制信号所包含的内容包括但不限于数字处理电路30进行数字回波信号采集的时间，NCO数字振荡器31、CIC滤波器32、FIR滤波器33的参数设置等。

其中控制电路20和信号处理电路30均是通过FPGA实现的，控制电路20时钟频率记为A，控制电路20根据系统的时序要求产生控制信号，来控制信号处理电路30进行数字回波信号采集的时间；信号处理电路30的时钟频率记为B，根据控制电路20的控制信号，进行数字回波信号的采集和处理，并将处理后的回波信号通过PCIE总线传输给计算机60，用于磁共振成像。

由于控制电路20和信号处理电路30的时钟频率并不相同，因此在时钟频率为A的时钟域内产生的控制信号，向时钟频率为B的时钟域传输时，由于FPGA内部时钟的不确定性，引起控制信号出现相位偏差，采样得到的回波信号就会出现数据错误，给磁共振成像带来伪影。

本实施例在控制电路20和信号处理电路30之间设置转换电路10，用于对输入的控制信号实现异步先进先出的缓存，消除由于FPGA时钟的不确定性，引起的当控制信号在两个时钟域间传输时，所引发的控制信号的相位偏差。

图2为本发明实施例转换电路的电路图，参考图2所示，所述转换电路10包括输入选择器11、存储器12、输出选择器13，输入选择器11用于判断并确定向存储器12输入的数据，存储器12根据输入选择器11的判断结果存储对应的数据，输出选择器13判断所述数据是否为控制信号，若是，则输出所述控制信号至信号处理电路30，若否，则不输出任何数据。

图3为本发明实施例输入选择器的电路图，参考图3所示，输入选择器11包括控制端1101、两个输入端1102、1103和一个输出端1104，所述控制端1101与所述控制电路20相连，接收控制电路20输出的指令信号Sel，根据所述指令信号Sel判断当前有无控制信号产生，两个输入端1102、1103分别用来输入两路输入信号(分别记为X和Y)，输入选择器11根据指令信号Sel确定以哪路输入信号作为输出信号输出至存储器12。本实施例中，输入信号X代表控制电路20输出的控制信号，输入信号Y代表插值信号，即指控制电路20未输出控制信号，当输入选择器11根据指令信号Sel判断出当前控制电路20输出的控制信号时，则将该控制信号作为输出信号，输出至存储器12；当选择器根据指令信号Sel判断出当前无控制信号输入时，则输出插值信号至存储器12，本实施例中，插值信号以0表示。在一个实现方式中，当控制电路20通过指令信号Sel将输入选择器11的控制端1101的引脚置为高电平，当该引脚为高电平时，表示此时有控制信号输入到输入选择器11中，所述输出端1104选择将控制信号写入存储器中；当控制电路20通过指令信号Sel将输入选择器11的控制端1101的引脚置为低电平，当该引脚为低电平时，表示此时无控制信号输入到输入选择器11中，所述输出端1104选择插值信号写入存储器中。

继续参考图2所示，存储器12包括数据输入端、写使能端、数据输出端和读使能端，本实施例中存储器12的写时钟周期和读时钟周期是相同的，将存储器12设置为每个写时钟周期均向存储器写入数据，具体可以通过将存储器12的写使能端设置为高电平有效，即表示每个写时钟周期均向存储器12写入数据；数字输入端用于根据输入选择器11的判断结果接收写入的数据，假设当前写入存储器12的写入地址记为wr_addr，在向该地址写入一个数据后，wr_addr加1，指向下一个将要写入的地址；本实施例将存储器12设置为每个读时钟周期都输出数据，具体可以通过将存储器12的读使能端设置为高电平有效，即表示每个读时钟周期均从存储器12读出数据。本领域技术人员可以理解的，也可以通过将存储器12的写使能端和/或读使能端设置与低电平有效，只要通过电路设计保证在每个写时钟周期都向所述存储器12中写入数据，每个读时钟周期都从所述存储器12读出数据即可。

图4为本发明实施存储器写操作电路图，参考图4所示，wr_clk为写时钟，wr_en为写入使能信号，i_din为输入的数据信号，wr_addr为写入地址，将wr_en设置为高电平，因此每一个写时钟周期都会向存储器12写入数据，假设存储器12写指针指向当前写地址wr_add＝0，当输入选择器11根据指令信号Sel判断当前有控制信号产生时，则将该控制信号写入当前写地址0中，当输入选择器11根据指令信号Sel判断当前无控制信号产生，即控制电路20未产生控制信号时，则输出一个插值信号，写入到当前地址0中，当前地址0中写入数据后(控制信号或插值信号)，写指针加1，指向下一个将要写入的写地址。参考图4所示，即地址1和12中存储的为控制信号，地址0、2-11、13中存储的为插值信号(本实施例中插值信号以0表示)。因此无论控制电路20当前是否输出控制信号，每一个写时钟周期都会向存储器12写入数据。本领域技术人员可以理解的，当存储器12中数据已满时，则停止写入数据，并实时检测存储器12的空满状态，至存储器12中有空闲地址时，继续进行写操作。另外，对于写入存储器12的数据可以通过数据自带的标记位来识别所述数据为控制信号或插值信号，比如当前数据若为控制信号，则将标记位设置为1，当前数据若为插值信号，则将标记位设置为0。

图5为本发明实施例存储器读操作电路图，参考图5所示，rd_clk为读时钟，rd_en为读出使能信号，rd_out为输出的数据信号，rd_addr为当前读出地址，将rd_en设置为高电平，因此每个读时钟周期都会读出一个数据，假设读指针指向当前读地址rd_addr＝0，则输出地址0中存储的数据，然后读指针加1，指向下一个将要读取的地址，继续读取rd_add＝1中存储的数据，实现FIFO(First Input First Output，先进先出)的缓存控制。本领域技术人员可以理解的，当存储器中数据为空时，则停止读取数据，并实时检测存储器的状态，至存储器中非空时，继续进行读操作。

继续参考图2所示，输出选择器13对从存储器12读出的数据进行选择，根据数据自带的标记位来判断所述数据是控制信号还是插值信号(以0表示的无效信号)，当判断存储器当前输出的数据为控制信号时，输出所述控制信号至信号处理电路30；当判断存储器当前输出的数据为插值信号时，不做任何操作。本实施例中，所述控制信号包括但不限于进行数字回波信号采集的时间点、以及对NCO数字振荡器31、CIC滤波器32、FIR滤波器33的参数设定。

本实施例，从磁共振启动开始，在每一个时钟周期都对存储器12进行读写操作，以保证数据的正常无抖动。在每个写时钟周期都向存储器12中写入数据，当控制电路20根据系统的时序要求产生控制信号时，输入选择器11将控制信号输出至存储器进行存储，若无控制信号产生，输入选择器11将插值信号输出至存储器12中进行存储；在每个读时钟周期都会从存储器12输出数据，当输出选择器13判断出存储器12输出的数据为控制信号时，则将控制信号输出至信号处理电路30，若存储器12输出的数据为插值信号(无控制信号产生)，则不做任何操作。因此无论当前时钟周期内是否存在控制信号产生，由于每个时钟周期都进行数据的写入和读取操作，通过选择并输出控制信号的方式来确保即使控制信号在不同时钟域间传输，也不会产生相位偏差。有效解决由于不同时钟域的转换导致的控制信号的相位偏差。

本实施例中的转换电路10可以集成设置在控制电路20内，也可以单独设置。本实施例中的存储器可以为RAM存储器，可以利用FPGA内已有的RAM存储器，也可以单独设置一个RAM存储器，对于存储器的类型和设置位置并不做具体限定，只要可以实现数据异步先进先出的缓存功能即可。

因此，对于通过FPGA实现的数字电路而言，虽然FPGA内部时钟具有不确定性，但是通过本实施例的方案，即采用异步先进先出的方式对输入信号进行存储，并采用插值法保证每个写时钟周期均有数据写入存储器，每个读时钟周期均从存储器输出数据，可以准确有效地输出控制信号至信号处理电路中，进而保证了信号处理电路采集的数字回波信号的准确性，提高磁共振成像的质量。

本实施例还提供一种磁共振接收方法，目的在于解决在通过FPGA实现的数字电路中，由于其内部时钟的不确定性而导致的控制信号的相位偏差，图6为本发明实施例磁共振接收方法的流程图，参考图6所示，所述方法包括以下步骤：

S1：接收第一输入信号和第二输入信号，并根据指令信号判断以所述第一输入信号或第二输入信号作为输出信号输出；

S2：接收并存储所述输出信号；

S3：以先进先出的形式输出所述输出信号；

S4：判断所述输出信号为控制信号时，输出所述控制信号，否则不输出任何数据。

其中，在步骤S1中，所述第一输入信号为控制电路产生的控制信号，所述第二输入信号表示无控制信号产生，通过输入选择器根据指令信号判断以第一输入信号或第二输入信号作为输出信号输出。

在步骤S2中，采用RAM存储器实现信号的存储，在每一个写时钟周期，均写入所述输出信号；

在步骤S3中，在每个读时钟周期，RAM存储器均输出所述输出信号。

在步骤S4中，通过选择器判断RAM存储器输出的数据是否为控制信号，若是，则输出所述控制信号，若否，不输出任何数据。

本实施例，采用异步先进先出的方式对输入信号进行存储，并采用插值法保证每个写时钟周期均有数据写入存储器，且存储器在每个读时钟周期均输出数据，可以准确有效地输出控制信号至信号处理电路中，进而保证了信号处理电路采集的数字回波信号的准确性，提高磁共振成像的质量。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。