多通道大功率脉冲氙灯放电监测装置的制作方法

文档序号:12404557阅读:541来源:国知局
多通道大功率脉冲氙灯放电监测装置的制作方法

本实用新型涉及电子测量技术领域。



背景技术:

脉冲氙灯有连续光谱好、光强度大、发光效率高以及高寿命等特点,被广泛用于激光领域。在惯性约束核聚变的研究中,为了得到更高功率的输出激光,要求作为泵浦源的脉冲氙灯输入能量能够达到上万焦耳,并有比较高的辐射效率,从而辐射出更多的能量用以引发惯性约束核聚变。惯性约束聚变又称靶丸聚变,是实现受控热核聚变的一种途径,它依靠高功率的脉冲氙灯放电将电能转换为辐射能。为了能够得到巨大的辐射能量,通常需要上百路脉冲氙灯通过打靶试验同时放电提供辐射能量。

脉冲氙灯放电过程是否正常,是打靶试验成功的关键。脉冲氙灯放电辐射出的能量使钕玻璃的原子跃迁到激发态,此时,激光从钕玻璃中经过,激光的能量就得到了放大。脉冲氙灯放电不正常,氙灯有发生爆炸的可能,一个氙灯的爆炸会将一个放大器内的其他几个氙灯损坏,同时损坏钕玻璃。一个氙灯的价格在万元左右,一个钕玻璃的价格在几十万。因为脉冲氙灯放电不正常造成氙灯和钕玻璃的损坏,造成了经济损失。

基于以上情况,在打靶试验过程中,对脉冲氙灯放电过程的监测十分重要,因此就需要脉冲氙灯放电监测装置来实现对脉冲氙灯放电过程的监测。



技术实现要素:

本实用新型是为了在打靶试验时对脉冲氙灯放电过程进行监控的需求,从而提出了一种多通道大功率脉冲氙灯放电监测装置。

多通道大功率脉冲氙灯放电监测装置,它包括N个衰减网络1、N个AD转换器2、磁耦合隔离器3、主控电路4、存储器5、网络接口及控制电路6和上位机7;N为正整数;

N个衰减网络1的输入端分别作为N路脉冲氙灯放电信号的输入端,N个衰减网络1的信号输出端分别与N个AD转换器2的模拟信号输入端,N个AD转换器2的数字信号端通过磁耦合隔离器3分别与主控电路4的N个串行信号输入端连接,主控电路4的触发信号端用于接收外部的触发信号,主控电路4通过网络接口及控制电路6与上位机7进行数据交互,存储器5的信号端与主控电路4的存储器信号端连接。

每个AD转换器2均为16位的模数转换芯片AD7671。主控电路4为FPGA。

主控电路4包括N个串并转换电路41、通道选择器42、控制器43、地址计数器44和命令选择器45;

所述N个串并转换电路41的串行信号端分别用于接收来自磁耦合隔离器3的N路数字信号;所述N个串并转换电路41的并行信号端分别与通道选择器42的N路信号输入端连接;所述通道选择器42的信号输出端同时与存储器5和信号端和控制器43的通道选择信号输入端连接;

控制器43的通道选择控制信号输出端与通道选择器42的通道选择控制信号输入端连接;

控制器43的地址计数信号输出端与地址计数器44的地址计数信号输入端连接;

所述地址计数器44的地址计数信号输出端与存储器5的地址存储信号端连接;

所述控制器43的数据信号输出端与网络接口及控制电路6的数据信号输入端连接;

所述网络接口及控制电路6的命令信号输出端与命令选择器45的命令信号输入端连接;

所述命令选择器45的命令信号输出端与控制器43的命令信号输入端连接;

所述控制器43的触发信号输入端用于接收外部的触发信号。

主控电路4内部设置有时钟电路,所述时钟电路包括数字锁相环倍频器和分频器;

所述数字锁相环倍频器的输入端接收来自20M晶振发出的信号,所述数字锁相环倍频器的输出端与分频器的输入端连接,所述分频率器的五个输出端用于给N个AD转换器2、N个串并转换电路41、存储器5的数据存入、存储器5的数据读取和通道选择提供时钟信号。

本实用新型获得的有益效果:

(1)、采用16比特高速ADC,提高了数据采集精度、大大缩短了脉冲氙灯放电信号重构的时间,降低了功耗、减小了器件成本。

(2)、每个通道采用独立的信号调理电路和模数转换电路,实现了多通道同步采样。即使一路监测通道出现故障也不会影响其他通道的正常工作。

(3)、使用网络通信的方式,不仅提高与上位机通信速度,而且装置间可以无限扩展。

(4)、模拟通道与数字控制电路之间使用磁耦合隔离器件,降低了强电场、强磁场环境对监测装置的影响。

(5)、本装置的输入电压范围是±50V,可输入电压范围更广。

本实用新型充分适应了在打靶试验时对脉冲氙灯放电过程进行监控的需求。

附图说明

图1是本实用新型的结构示意图;

图2是AD7671的输出时序的结构示意图;

图3是时钟产生电路结构示意图;

图4是控制逻辑电路示意图;

图5是存储器存流程示意图;

图6是网络通信结构示意图;

图7是多装置组成的网络结构图。

具体实施方式

具体实施方式一、结合图1说明本实施方式,本实施方式所述的多通道大功率脉冲氙灯放电监测装置,多通道大功率脉冲氙灯放电监测装置,该装置包括N个衰减网络1、N个AD转换器2、磁耦合隔离器3、基于FPGA的主控电路4、存储器5和网络接口及控制电路6;N为正整数;

N个衰减网络1的输入端分别作为N路脉冲氙灯放电信号的输入端,N个衰减网络1的信号输出端分别与N个AD转换器2的模拟信号输入端,N个AD转换器2的数字信号端通过磁耦合隔离器3同时与主控电路4的N个串行信号输入端连接,主控电路4的触发信号端用于接收外部的触发信号,主控电路4通过网络接口及控制电路6与上位机7进行数据交互,存储器5的信号端与主控电路4的存储器信号端连接。

本实用新型的工作过程如下:

脉冲氙灯放电过程中产生的信号经过模拟电路部分先衰减5倍,衰减后的信号经过高速AD转换器以及磁耦合隔离器件被转换为数字信号送入可编程门阵列FPGA中,在可编程门阵列FPGA的控制下,将AD转换器采集的数据存储到外部存储器中。上位机通过网络模块使用TCP/IP网络协议发送“开始采集”的命令给控制器,控制器接收到此命令控制可编程门阵列FPGA将存储在外部存储器中的数据发送给控制器。最后,控制器通过网络协议将接收的数据发送到上位机,上位机通过这些数据将信号显示出来。

原理:1、衰减网络、AD转换以及磁耦合隔离

脉冲氙灯放电过程中产生的能量非常高,通常经过互感器转化为介于±50V的信号才可进行下一步处理。则如图2中的衰减网络利用运放同相端电阻分压的方式将输入介于±50V的信号减小为原来的五分之一,通过AD转换将模拟量转换成数字量,再通过磁耦合隔离电路将转换的数字信号传入主控电路。

本实用新型使用的是16位的模数转换芯片AD7671,它的特点是:模拟输入电压范围大、低功耗、极高采样速率、串并行两种输出方式。图2为AD7671的工作时序:

转换信号由CNVST启动,启动开始便无法重新开始或终止,它有两种数据读取模式:第一种是数据转换完成后读取转换完成的数据,第二种是在本次数据转换完成后读取上一次转换完成的数据,图2所示的时序图为第二种形式的数据采集方式,即当收到采集信号的指令后,检测电路检测到未开始信号。当数据吞吐达到忙碌信号置为高电平,芯片开始读取上一数据传输过程的数据。根据资料,如果是采用第二种方式进行数据读取,需要将读取数据的信号放置于低电平时序的前半段,这样可以避免模拟电路与数字接口之间电压瞬间变化发生馈通。

2、主控电路

本实用新型中,主控电路是利用可编程逻辑门阵列FPGA中数量庞大的LE(逻辑单元)和LAB(逻辑阵列模块),搭建复杂的时钟产生和控制逻辑电路,完成对AD转换的数据存储、数据读取、数据传输等一系列复杂的工作。

(1)时钟产生电路

图3为脉冲氙灯放电监测装置时钟产生电路,如图,外部20MHz的晶振在FPGA内部数字锁相环倍频电路中产生100MHz的时钟,经过由不同计数器和比较器组成的分频电路分别产生AD转换、AD串并行转换、外部存储器存储数据、外部存储器读取数据以及各个通道转换所需的时钟。

如图4为控制逻辑电路框图,控制单元是主控电路的核心部分,它在一定时钟下,完成以下任务:对上位机传送命令类型和触发信号进行判断;对AD转换后的10个通道的数据进行选择;将选择的通道数据存储到外部存储器中;读取外部存储器数据并传送给上位机。由于本实用新型使用了AD7671的串行输出方式,因此10个通道的信号经过AD转换的数字信号在一定时序下,经过移位寄存器转换成并行数据,再经过计数器,通过地址总线找到存储地址后,将这一路数据存储在外部储存单元中。一个通道数据的存储完成,则需要在通道选择器的配合下,顺序地存储每路通道的数据。

网络接口及控制电路接收到来自上位机传送的命令,通过命令选择器,对命令和触发信号进行判断,若产生了触发信号,则外部存储器中存储的每个通道的数据将通过控制逻辑电路传送给上位机,完成采集任务。

3、外部存储电路

为了采集更多的数据和实现多通道信号同步采样,本实用新型采用了外部存储电路组成的数据缓存模块。本发明选用ISSI公司的高速静态RAM IS62WV12816ALL,其存储容量为128K×16位。它使用了高度可靠的工艺,加上最新的电路设计技术,达到高性能、低功耗的特点。

由于选用的是128K×16位的高速静态RAM,则使用17位的地址总线,16位的数据总线。如图5,通过地址总线寻址的方式传送或接收数据。每传送或接收一组16位数据,计数器加1,使得地址总线指向下一个存储空间。若通过比较电路得知存储空间满值,地址总线被重置。同时,通过通道选择电路,使得数据的读取和存储交替进行。

4、网络接口电路

为了提高传输速度和降低实现多装置扩展的难度,本实用新型使用了网络通信。如图6中,本实用新型使用网络接口芯片DM9000,移植TCP/IP网络协议,完成与上位机通信。这里,移植了占用资源少、运行效率高的UIP协议。

本实用新型以FPGA为核心搭建的控制逻辑电路,对多片高速AD转换后的数据处理实现高速同步采样。使用FPGA内部大量逻辑单元,搭建倍频、分频产生的高速时钟产生电路,在各种时钟的工作下,对AD采样后通过以外部大容量存储器为核心的高速数据存储读取电路,实现多通道信号同步采样。使用支持网络协议的网络接口芯片与上位机通信的方法,实现无限可扩展的多路脉冲氙灯放电信号的监测。信号输入端使用衰减电路对输入信号衰减的处理,扩大了输入信号电压的输入幅值。模拟通道与数字控制电路之间使用磁耦合隔离电路,降低了强电场、强磁场对监测装置的干扰。

有益效果:(1)采用16比特高速ADC,提高了数据采集精度、大大缩短了脉冲氙灯放电信号重构的时间,降低了功耗、减小了器件成本。

(2)每个通道采用独立的信号调理电路和模数转换电路,实现了多通道同步采样。即使一路监测通道出现故障也不会影响其他通道的正常工作。

(3)使用网络通信的方式,不仅提高与上位机通信速度,而且装置间可以无限扩展。图7为多台装置组成的网络系统,此种方式很容易扩展至上百路或更多的监测通道。

(4)模拟通道与数字控制电路之间使用磁耦合隔离器件,降低了强电场、强磁场环境对监测装置的影响。

(5)本装置的输入电压范围是±50V,可输入电压范围更广。

以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1