一种雷达干扰机实时目标信息调制方法与流程

本发明属于雷达电子对抗技术领域，特别涉及一种雷达干扰机实时目标信息调制方法。

背景技术：

雷达干扰机是指扰敌或欺骗敌方雷达设备，使其效能降低或丧失的电子干扰装置，按照干扰方式可分为压制性干扰和欺骗性干扰。压制性干扰采用有源干扰设备，利用宽带噪声覆盖、距离波门拖引、速度波门拖引等技术产生干扰信号，由于不能够保留雷达发射信号所携带的载波相位和时序等信息，考虑到现代雷达采用了相参接收、参数捷变等技术，即使加大干扰功率也不一定能够保证对雷达的干扰效果；欺骗性干扰采用数字射频存储器(DRFM)的载频重构技术能够对雷达发射的射频信号进行精确采样和实时存储，而且具备根据实际任务需要对原始信号进行信息调制和转发的能力，DRFM的核心是在可编程逻辑器件(FPGA)中完成信号采集、存储和实时处理，但现有的雷达干扰机实时目标信息调制方法要么只能采用存储转发的方式处理雷达发射的脉冲信号，要么只能用多普勒调制方式处理雷达发射的连续波信号，具有不能自适应地匹配雷达发射信号的缺点，应用场景单一，适应性不强。

技术实现要素：

本发明的目的是，针对现有技术存在的缺点，提出一种雷达干扰机实时目标信息调制方法，解决雷达干扰机目标信息的实时、自适应调制问题。

本发明技术方案的思路是：一种雷达干扰机实时目标信息调制方法，对数字下变频后的基带激励信号进行先入先出(FIFO)存储和数字检波，根据数字建模结果判断雷达发射的是脉冲信号还是连续波信号，如果是脉冲信号的话，对脉冲信号进行延迟调制、多普勒调制和幅度调制，如果是连续波信号的话，则对连续波信号进行多普勒调制和幅度调制，得到最终的调制输出信号，调制输出信号经数字上变频后得到发射信号，从而完成雷达干扰机目标信息的实时、自适应调制。

本发明技术方案是：

已知参数是：待调制目标至雷达距离R，待调制目标至雷达径向速度V，待调制目标最大延迟距离R_max，雷达发射信号载频f₀，电磁波传播速度c，波长λ＝c/f₀，虚数符号j，雷达干扰机基带采样频率f_s，待调制目标多普勒频率待调制目标参考距离R_ref，雷达发射信号形式为脉冲信号或连续波信号。

令雷达干扰机接收雷达发射信号，经过模拟下变频、模数转换(ADC)和FPGA数字下变频处理后得到的基带激励信号为s(n)＝s_I(n)+js_Q(n),n＝0,1,2,…，其中s_I(n),s_Q(n)分别为基带激励信号的实部和虚部。

本发明包括以下步骤：

第一步，FIFO存储和数字检波：

对基带激励信号s(n)进行FIFO存储，按照下式计算所需的FIFO最大存储量Mem：

例如，f_s＝100MHz，R_max＝150km，则所需的FIFO最大存储量为400000字节，选取具有此存储容量的FPGA可方便实现FIFO存储功能。

同时，对基带激励信号s(n)进行数字检波处理，按照下式计算包络信号s_en(n)：

按照下式判定基带激励信号s(n)是脉冲信号，还是连续波信号：

其中，C为包络判定门限，可以选取信号幅度均值作为包络判定门限：

第二步，延迟调制：

根据目标距离参数实时计算延迟量p：

其中，round(·)表示四舍五入取整近似。

对存储在FIFO中的数据，仅当s_en(n)＞C时，做延迟量为p的延迟处理，延迟后信号s_delay(n)为：

由上式可知，仅当判定基带激励信号s(n)是脉冲信号时，才需做延迟调制处理。上式在雷达干扰机FPGA中实时实现时，通过控制从FIFO存储中读取数据的延迟节拍数来实现。

第三步，多普勒调制：

对延迟后信号s_delay(n)做多普勒调制处理，得到多普勒调制后信号s_doppler(n)为：

其中，exp(·)表示指数运算。上式在雷达干扰机FPGA中实时实现时，通过数字频率合成器(DDS)产生多普勒频率为f_d的正交调制信号，该信号利用乘法器与延迟后信号s_delay(n)相乘即可得到多普勒调制后信号。

第四步，幅度调制：

对多普勒调制后信号s_doppler(n)做幅度调制处理，得到最终的调制输出信号s_out(n)为：

上式在雷达干扰机FPGA中实时实现时，利用乘法器将多普勒调制后信号s_doppler(n)与系数相乘即可得到最终的调制输出信号。

本发明的有益效果是：本发明提出一种雷达干扰机实时目标信息调制方法，对基带激励信号分别进行FIFO存储和数字检波、延迟调制、多普勒调制和幅度调制处理得到最终的调制输出信号，能够适应基带激励信号的形式为脉冲信号和连续波信号，从而解决雷达干扰机目标信息的实时、自适应调制问题。

附图说明

图1是本发明所述方法采用的雷达干扰机的工作原理框图；

图2是本发明一种雷达干扰机实时目标信息调制方法的处理流程图；

图3是本发明基带激励信号为脉冲信号的仿真结果图；

图4是本发明基带激励信号为连续波信号的仿真结果图。

具体实施方式

下面结合附图对本发明进行进一步的说明。

图1是本发明所述方法采用的雷达干扰机的工作原理框图。所述雷达干扰机采用基于DRFM的载频重构技术，核心是在FPGA中完成信号采集、存储和实时处理，从而完成目标信息的实时调制：首先对射频接收信号进行模拟下变频处理，经模数转换(ADC)后在FPGA中完成数字下变频处理得到基带激励信号，然后对基带激励信号分别进行FIFO存储和数字检波、延迟调制、多普勒调制和幅度调制处理得到终的调制输出信号，最后对调制输出信号进行数字上变频处理，经数模转换(DAC)和模拟上变频后变换为输出的射频发射信号。

图2是本发明一种雷达干扰机实时目标信息调制方法的处理流程图。整个流程分为四步。第一步，FIFO存储和数字检波：一方面缓存数字下变频后的基带激励信号，另一方面同时判定基带激励信号是脉冲信号，还是连续波信号；第二步，延迟调制：仅当判定基带激励信号是脉冲信号时，才根据目标距离参数做延迟调制处理；第三步，多普勒调制：对延迟后信号做多普勒调制处理，得到多普勒调制后信号；第四步，幅度调制：对多普勒调制后信号做幅度调制处理，得到最终的调制输出信号。

图3是本发明基带激励信号为脉冲信号的仿真结果图。图中，横坐标为时间(单位为μs)，从上至下的三个子图反别为基带激励信号实部、脉冲检测结果和调制输出信号实部。采用的基带激励信号为脉冲信号，时宽为5μs，带宽为20MHz，采样频率为100MHz，信噪比为15dB，延迟采样点数p为500个采样单元，由仿真结果，检测基带激励信号为脉冲信号，调制输出信号为基带激励信号延迟500个采样单元的输出。

图4是本发明基带激励信号为连续波信号的仿真结果图。图中，横坐标为时间(单位为μs)，从上至下的三个子图反别为基带激励信号实部、脉冲检测结果和调制输出信号实部。采用的基带激励信号为连续波信号，信号频率为1MHz，待调制的多普勒频率为500KHz，由仿真结果，检测基带激励信号为连续波信号，调制输出信号为基带激励信号调制多普勒信号的输出，最终信号频率为1.5MHz，同时调制输出信号与基带激励信号保持相参。

以上所述的本发明实施方式，并不构成对本发明保护范围的限定，任何在本发明精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。