PLD、DSP、组合导航系统、数据处理方法和装置与流程

本发明涉及导航技术领域，特别涉及一种pld、dsp、组合导航系统、数据处理方法和装置。

背景技术：

惯性导航是一种完全自主的导航方式，但其误差随时间积累，卫星导航的误差不发散，但其信号容易受到干扰。惯性/卫星组合导航系统正好优势互补，在一些高精度高要求的位置服务场合有着广泛的应用，比如说无人车、无人机等。然而导航系统的实时性要求比较高，而组合导航系统处理的数据量也相对较大，所以组合导航系统对处理器的性能提出了较高的要求。

因为一边要进行大量的实时的数据处理，一边要进行复杂的导航解算，一般单处理器很难满足组合导航的系统需求，所以通常采用fpga(fieldprogrammablegatearray，现场可编程门阵列)+dsp(digitalsignalprocessing，数字信号处理器)的硬件处理架构。fpga负责数据采集和通信，dsp负责导航解算。

在大多数的系统里，fpga仅仅实现了数据采集和通信，大量的数据处理工作由dsp来完成。例如fpga实现了惯性导航数据的采集，然后通过中断的方式告知dsp，然后dsp读取数据；对于卫星导航数据的处理也类似，fpga接收卫星导航数据后，通过中断的方式告知dsp，dsp读取卫星导航数据；pps(pulsepersecond，秒脉冲)信号亦是通过中断的方式接入dsp。

技术实现要素：

发明人发现，现有的组合导航系统，fpga与dsp的通信过程中存在大量的中断处理，增加了fpga与dsp的负担，影响了系统的整体性能。

本发明所要解决的一个技术问题是：如何降低组合导航系统中数据的通信的复杂度，提高系统整体性能。

根据本发明的一个实施例，提供的一种可编程逻辑器件(pld，programmablelogicdevice)，包括：第一信号发生电路，被配置为响应于接收到秒脉冲pps信号产生惯性导航数据的采集信号；pps标识电路，被配置为响应于惯性导航数据采集完成，在惯性导航数据中添加pps标志位；第二信号发生电路，被配置为响应于在惯性导航数据中添加pps标志位，产生中断信号并发送至数字信号处理器，以便数字信号处理器响应于接收到中断信号读取惯性导航数据；数据写入电路，被配置为响应于与pps信号对应的卫星导航数据的接收完成，将卫星导航数据写入fifo(firstinputfirstoutput，先入先出队列)；io设置电路，被配置为响应于将卫星导航数据写入fifo，将io(inputoutput，输入输出接口)设置为置位输出状态，以便数字信号处理器在io为置位输出状态的情况下读取卫星导航数据。

在一个实施例中，第一信号发生电路被配置为：按照预设频率产生惯性导航数据的采集信号；响应于接收到pps信号，产生与pps信号同步的惯性导航数据的采集信号，之后重新按照预设频率产生后续的惯性导航数据的采集信号。

在一个实施例中，该可编程逻辑器件还包括：第四信号发生电路，被配置为响应于捕获到数字信号处理器产生的写信号em_we的下降沿，产生写请求信号；数据读取电路，被配置为在写请求信号的下降沿读取数据总线上的数据。

根据本发明的另一个实施例，提供的一种数字信号处理器dsp，包括：第一数据读取电路，被配置为响应于接收到可编程逻辑器件发送的中断信号，从可编程逻辑器件读取惯性导航数据，其中，中断信号为可编程逻辑器件响应于接收到秒脉冲pps信号的同时采集惯性导航数据并在惯性导航数据中添加pps标志位后产生的；输入输出接口io状态查询电路，被配置为查询可编程逻辑器件的io的状态；第二数据读取电路，被配置为响应于可编程逻辑器件的io为置位输出状态，从可编程逻辑器件读取卫星导航数据。

在一个实施例中，io状态查询电路响应于解算的惯性导航数据中包括秒脉冲pps标志位的情况，查询io的状态。

在一个实施例中，该数字信号处理器还包括：数据存储电路，被配置为响应于解算的惯性导航数据中包括秒脉冲pps标志位的情况，将当前的惯性导航数据的解算结果保存至存储器；处理电路，被配置为将当前的惯性导航数据的解算结果与卫星导航数据进行组合导航解算。

在一个实施例中，该数字信号处理器还包括：读信号发生电路，被配置为产生读信号em_oe并发送至可编程逻辑器件，以便可编程逻辑器件捕获到em_oe的下降沿后将惯性导航数据或卫星导航数据输出至数据总线；其中，第一数据读取电路被配置为在em_oe的上升沿读取数据总线上的惯性导航数据，或者，第二数据读取电路被配置为被配置为在em_oe的上升沿读取数据总线上的卫星导航数据。

在一个实施例中，该数字信号处理器还包括：数据写入电路，被配置为将数据写入数据总线，其中，数据包括组合导航的解算结果；写信号发生电路，被配置为产生写信号em_we并发送至可编程逻辑器件，以便可编程逻辑器件捕获到em_we后读取数据总线上的数据。

根据本发明的又一个实施例，提供的一种组合导航系统，包括：前述任一个实施例中的可编程逻辑器件以及前述任一个实施例中的数字信号处理器。

在一个实施例中，该组合导航系统还包括：卫星导航系统，被配置为产生秒脉冲pps信号以及卫星导航数据，并发送至可编程逻辑器件；惯性导航系统，被配置为产生惯性导航数据并发送至可编程逻辑器件。

根据本发明的又一个实施例，提供的一种数据处理方法，包括：响应于接收到秒脉冲pps信号产生惯性导航数据的采集信号；响应于惯性导航数据采集完成，在惯性导航数据中添加pps标志位，并产生中断信号发送至数字信号处理器，以便数字信号处理器响应于接收到中断信号读取惯性导航数据；响应于与pps信号对应的卫星导航数据的接收完成，将卫星导航数据写入先入先出队列fifo，并将输入输出接口io设置为置位输出状态，以便数字信号处理器在io为置位输出状态的情况下读取卫星导航数据。

在一个实施例中，按照预设频率产生惯性导航数据的采集信号；响应于接收到pps信号，产生与pps信号同步的惯性导航数据的采集信号，之后重新按照预设频率产生后续的惯性导航数据的采集信号。

根据本发明的再一个实施例，提供的一种数据处理方法，包括：响应于接收到可编程逻辑器件发送的中断信号，从可编程逻辑器件读取惯性导航数据，其中，中断信号为可编程逻辑器件响应于接收到秒脉冲pps信号的同时采集惯性导航数据并在惯性导航数据中添加pps标志位后产生的；查询可编程逻辑器件的输入输出接口io的状态，在io为置位输出状态的情况下从可编程逻辑器件读取卫星导航数据。

在一个实施例中，响应于解算的惯性导航数据中包括秒脉冲pps标志位的情况，查询io的状态。

在一个实施例中，响应于解算的惯性导航数据中包括秒脉冲pps标志位的情况，保存当前的惯性导航数据的解算结果，并将当前的惯性导航数据的解算结果与卫星导航数据进行组合导航解算。

在一个实施例中，采用以下方法从可编程逻辑器件读取数据：产生读信号em_oe并发送至可编程逻辑器件，以便可编程逻辑器件捕获到em_oe的下降沿后产生读请求信号，并在读请求信号的下降沿将惯性导航数据或卫星导航数据输出至数据总线；在em_oe的上升沿读取数据总线上的惯性导航数据或卫星导航数据。

在一个实施例中，采用以下方法将数据写入可编程逻辑器件：将数据写入数据总线，并产生写信号em_we并发送至可编程逻辑器件，以便可编程逻辑器件捕获到em_we后读取数据总线上的数据，数据包括组合导航的结算结果。

根据本发明的又一个实施例，提供的一种数据处理装置，包括：存储器；以及耦接至存储器的处理器，处理器被配置为基于存储在存储器设备中的指令，执行如前述任一个实施例中的数据处理方法。

根据本发明的再一个实施例，，提供的一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现执行如前述任一个实施例中的数据处理方法的步骤。

本发明中可编程逻辑器件向数字信号处理器传输惯性导航数据仍采用中断的方式，但是可编程逻辑器件通过在惯性导航数据包中添加pps标志位来向数字信号处理器指示pps信号，并且可编程逻辑器件将卫星导航数据缓存至fifo中同时将io设置为置位输出状态，数字信号处理器在空闲时刻来读取卫星导航数据。减少了组合导航系统数据通信过程中中断的次数，降低了可编程逻辑器件和数字信号处理器的负担，提高了系统的整体性能。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出本发明的一个实施例的组合导航系统的结构示意图。

图2示出本发明的一个实施例的可编程逻辑器件的结构示意图。

图3示出本发明的一个实施例的数字信号处理器的结构示意图。

图4示出本发明的一个实施例的数据处理方法的流程示意图。

图5示出本发明的另一个实施例的数据处理方法的流程示意图。

图6示出本发明的一个实施例的可编程逻辑器件的时序示意图。

图7示出本发明的一个实施例的数字信号处理器200从可编程逻辑器件100读取数据的方法的流程示意图。

图8示出本发明的一个实施例的数字信号处理器200从可编程逻辑器件100读取数据的时序示意图。

图9示出本发明的一个实施例的数字信号处理器200向可编程逻辑器件100写入数据的方法的流程示意图。

图10示出本发明的一个实施例的数字信号处理器200向可编程逻辑器件100写入数据的时序示意图。

图11示出本发明的一个实施例的数据处理装置的结构示意图。

图12示出本发明的另一个实施例的数据处理装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

针对现有的组合导航系统，fpga与dsp的通信过程中存在大量的中断处理，增加了fpga与dsp的负担，影响了系统的整体性能的问题，提出本方案。

下面结合图1描述本发明的组合导航系统。

图1为本发明组合导航系统一个实施例的结构图。如图1所示，该组合导航系统10包括：

可编程逻辑器件100，被配置为采集惯性导航数据、卫星导航数据以及pps信号，并发送至数字信号处理器200，接收数字信号处理器200发送的组合解算结果，并输出。

可编程逻辑器件100可以是fpga。

数字信号处理器200，被配置为从可编程逻辑器件100读取惯性导航数据、卫星导航数据以及pps信号，并根据惯性导航数据、卫星导航数据进行组合导航解算，并将组合解算结果发送至可编程逻辑器件100。

进一步，组合导航系统10还可以包括：

卫星导航系统300，被配置为产生pps信号以及卫星导航数据，并发送至可编程逻辑器件100。

pps信号用来标记当前卫星导航数据的有效时刻，即随后一帧的卫星导航数据为当前pps时刻产生的卫星导航数据。

卫星导航系统300可以是gps(globalpositioningsystem，全球定位系统)或北斗卫星导航系统等。

惯性导航系统400，被配置为产生惯性导航数据并发送至可编程逻辑器件100。

惯性导航系统400可以由加速度计401、陀螺仪402、温度传感器403等。温度传感403用于进行加速度计401和陀螺仪402的标定补偿。加速度计401、陀螺仪402分别向可编程逻辑器件100输出三路数据。加速度计例如为石英振梁加表，陀螺仪例如为光纤陀螺。可编程逻辑器件100对加速度计和陀螺仪产生的数据以同样的速率进行采样。

进一步，组合导航系统10还可以包括：

模数转换器500，被配置为对加速度计401和温度传感器403输出的数据进行转换，并输入至可编程逻辑器件100。

通信接口600，被配置为接收用户侧的指令，输入可编程逻辑器件100，接收可编程逻辑器件100输出的组合解算结果，并输出至用户侧。

通信接口600可以是rs422接口。

上述组合导航系统可以应用于无人机、无人车等无人驾驶设备，也可以应用于飞机、汽车等交通工具。

本发明还提供一种可编程逻辑器件，下面结合图2具体描述可编程逻辑器件100。

图2为本发明可编程逻辑器件100的一个实施例的结构图。如图2所示，该可编程逻辑器件100包括：

第一信号发生电路102，被配置为响应于接收到秒脉冲pps信号产生惯性导航数据的采集信号。

第一信号发生电路102被配置为：

按照预设频率产生惯性导航数据的采集信号；响应于接收到pps信号，产生与pps信号同步的惯性导航数据的采集信号，之后重新按照预设频率产生后续的惯性导航数据的采集信号。

第一信号发生电路102可以包括计数器，利用计数器对系统时钟进行分频产生预设频率(例如200hz)的惯性导航数据的采集信号。

pps标识电路104，被配置为响应于惯性导航数据采集完成，在惯性导航数据中添加pps标志位。

第二信号发生电路106，被配置为响应于在惯性导航数据中添加pps标志位，产生中断信号并发送至数字信号处理器，以便数字信号处理器200响应于接收到中断信号读取惯性导航数据。

数据写入电路108，被配置为响应于与pps信号对应的卫星导航数据的接收完成，将卫星导航数据写入fifo。

io设置电路110，被配置为响应于将卫星导航数据写入fifo，将io设置为置位输出状态，以便数字信号处理器在io为置位输出状态的情况下读取卫星导航数据。

进一步，参考图2，可编程逻辑器件100还可以包括：

第三信号发生电路112，被配置为响应于捕获到数字信号处理器产生的读信号em_oe的下降沿，产生读请求信号。

数据传输电路114，被配置为在读请求信号的下降沿将与地址译码对应的数据输出至数据总线，以便数字信号处理器在em_oe的上升沿读取数据总线上的数据。

进一步，参考图2，可编程逻辑器件100还可以包括：

第四信号发生电路116，被配置为响应于捕获到数字信号处理器产生的写信号em_we的下降沿，产生写请求信号。

数据读取电路118，被配置为在写请求信号的下降沿读取数据总线上的数据。

进一步，可编程逻辑器件100还可以包括滤波器，用于对采集的数据进行滤波，以进一步减轻数字信号处理器200的负担，提高数字信号处理器200的组合导航解算速率，提高系统整体性能。

进一步，可编程逻辑器件100还可以包括io接口。

本发明还提供一种数字信号处理器，下面结合图3具体描述数字信号处理器200。

图3为本发明数字信号处理器200一个实施例的结构图。如图3所示，该数字信号处理器200包括：

第一数据读取电路202，被配置为响应于接收到可编程逻辑器件100发送的中断信号，从可编程逻辑器件100读取惯性导航数据，其中，中断信号为可编程逻辑器件100响应于接收到秒脉冲pps信号的同时采集惯性导航数据并在惯性导航数据中添加pps标志位后产生的。

io状态查询电路204，被配置为查询可编程逻辑器件100的io的状态。

io状态查询电路204响应于解算的惯性导航数据中包括秒脉冲pps标志位的情况，查询io的状态。

第二数据读取电路206，被配置为响应于可编程逻辑器件100的io为置位输出状态，从可编程逻辑器件100读取卫星导航数据。

进一步，参考图3，数字信号处理器200还可以包括：

数据存储电路208，被配置为响应于解算的惯性导航数据中包括秒脉冲pps标志位的情况，将当前的惯性导航数据的解算结果保存至存储器。

处理电路210，被配置为将当前的惯性导航数据的解算结果与卫星导航数据进行组合导航解算。

进一步，参考图3，数字信号处理器200还可以包括：

读信号发生电路212，被配置为产生读信号em_oe并发送至可编程逻辑器件，以便可编程逻辑器件捕获到em_oe的下降沿后将惯性导航数据或卫星导航数据输出至数据总线。

其中，第一数据读取电路202被配置为在em_oe的上升沿读取数据总线上的惯性导航数据，或者，第二数据读取电路206被配置为被配置为在em_oe的上升沿读取数据总线上的卫星导航数据。

进一步，参考图3，数字信号处理器200还可以包括：

数据写入电路214，被配置为将数据写入数据总线，其中，数据包括组合导航的解算结果。

写信号发生电路216，被配置为产生写信号em_we并发送至可编程逻辑器件，以便可编程逻辑器件捕获到em_we后读取数据总线上的数据。

上述读信号发生电路212、数据写入电路214以及写信号发生电路216可以通过emif(externalmemoryinterface，外部存储器接口)实现。

本发明还提供一种数据处理方法即组合导航系统的工作过程，下面结合图1、图4至图10。描述本发明组合导航系统的工作过程。

图4为本发明数据处理方法一个实施例的流程图。如图4所示，该数据处理方法包括：

步骤s402，可编程逻辑器件100响应于接收到pps信号产生惯性导航数据的采集信号。

可编程逻辑器件100可以按照预设频率，例如200hz，产生惯性导航数据的采集信号，当接收到pps信号时，则产生与pps信号同步的惯性导航数据的采集信号，并重新按照预设频率产生后续的惯性导航数据的采集信号。

步骤s404，可编程逻辑器件100响应于惯性导航数据采集完成，在惯性导航数据中添加pps标志位，并产生中断信号发送至数字信号处理器200。

步骤s406，数字信号处理器200响应于接收到中断信号读取惯性导航数据。

步骤s408，可编程逻辑器件100响应于与pps信号对应的卫星导航数据的接收完成，将卫星导航数据写入fifo，并将io设置为置位输出状态。

步骤s410，数字信号处理器200查询可编程逻辑器件100的io的状态，在io为置位输出状态的情况下从可编程逻辑器件100读取卫星导航数据。

上述步骤s404～s406与步骤s408～s410没有先后顺序，为并列流程。

上述实施例中可编程逻辑器件向数字信号处理器传输惯性导航数据仍采用中断的方式，但是可编程逻辑器件通过在惯性导航数据包中添加pps标志位来向数字信号处理器指示pps信号，并且可编程逻辑器件将卫星导航数据缓存至fifo中同时将io设置为置位输出状态，数字信号处理器在空闲时刻来读取卫星导航数据。减少了组合导航系统数据通信过程中中断的次数，降低了可编程逻辑器件和数字信号处理器的负担，提高了系统的整体性能。

下面结合图1、图5至图6以可编程逻辑器件为fpga为例，描述本发明组合导航系统的具体工作过程。

图5为本发明数据处理方法另一个实施例的流程图。如图5所示，该数据处理方法包括：

步骤s502，fpga接收pps信号，同时产生一次惯性导航数据的采集信号。

如图6所示，fpga系统时钟按照第一预设频率(例如20mhz)产生时钟信号。fpga可以包括计数器，利用计数器对系统时钟进行分频产生第二预设频率(例如200hz)的惯性导航数据的采集信号。当fpga接收到pps信号时，计数器清零，产生与pps信号同步的一次惯性导航数据的采集信号，之后仍按照第二预设频率产生惯性导航数据的采集信号。fpga每次接收到pps信号，计数器清零，重新按照第二预设频率产生惯性导航数据的采集信号。

步骤s504，fpga响应于pps信号从卫星导航系统300采集卫星导航数据，响应于惯性导航数据的采集信号从惯性导航系统采集惯性导航数据。

fpga按照第三预设频率(例如20hz)采集卫星导航数据，即fpga接收到pps信号的频率为第三预设频率。

步骤s506，fpga响应于惯性导航数据的采集完成，在惯性导航数据中添加pps标志位，并产生中断信号发送至dsp。

如图6所示，每一次惯性导航数据的采集信号之后产生对应的中断信号，对应的两个信号之间的时延为fpga采集惯性导航数据并对数据进行简单处理(例如滤波)的时延。fpga按照第一预设数据量对惯性导航数据进行采集，例如每次采集60字节。

步骤s508，fpga响应于卫星导航数据的采集完成，将卫星导航数据写入fifo，并将io设置为置位输出状态。

步骤s510，dsp响应于接收到中断信号读取惯性导航数据。

步骤s512，dsp对读取的惯性导航数据进行解算，查询是否存在pps标志位，如果存在pps标志位，则执行步骤s514。

dsp每次读取惯性导航数据后进行解算查看其中是否存在pps标识位，如果存在则相当于收到pps中断。

步骤s514，dsp保存当前惯性导航数据的解算结果，查询fpga的io的状态，在io为置位输出状态的情况下从fpga读取卫星导航数据。

步骤s508和步骤s510、s512、s514的顺序不确定，由于卫星导航数据的传输频率低于惯性导航数据的传输速率，即两次pps信号之间会有多次惯性导航数据的采集和传输。如果dsp查询fpga的io状态为输入状态，则等下一次读取惯性导航数据并解算之后再执行步骤s514。

步骤s516，dsp将当前的惯性导航数据的解算结果与卫星导航数据进行组合导航解算。

由于dsp保存当前惯性导航数据的解算结果的时刻与接收卫星导航数据并得到卫星导航数据的解算结果的时刻存在一定的时延。这段时延中，dsp可能已接收到新的惯性导航数据，则dsp再次保存新的惯性导航数据的解算结果，dsp根据已保存的当前惯性导航数据的解算结果、新的惯性导航数据的解算结果以及卫星导航数据进行组合导航解算。

步骤s518，dsp将组合导航解算结果写入fpga的fifo。

步骤s520，fpga将组合导航解算结果输出至通信接口600，并由通信接口600输出至用户侧。

上述实施例提供了一种惯性导航数据与卫星数据的同步方法。可编程逻辑器件通过在接收到pps信号时同时产生惯性导航数据的采集信号，可以减少dsp接收惯性导航数据与对应的卫星导航数据之间的时延，简化dsp对两种数据的同步过程，进一步提高dsp的组合导航解算速率和系统的整体性能。

可编程逻辑器件100和数字信号处理器200之间的读写过程均由数字信号处理器200发起。可编程逻辑器件100和数字信号处理器200之间的通信例如通过emif(externalmemoryinterface，外部存储器接口)。下面结合图7和图8描述数字信号处理器200从可编程逻辑器件100读取数据的逻辑。

图7为本发明数字信号处理器200从可编程逻辑器件100读取数据的方法的一个实施例的流程图。如图7所示，该方法包括：

步骤s702，数字信号处理器200产生读信号em_oe并发送至可编程逻辑器件100。

参考图8，数字信号处理器200(dsp)首先产生em_cs信号发送至可编程逻辑器件100(以fpga为例)，em_cs信号为使能信号，表示要进行操作。在em_cs信号的下降沿，产生em_addr信号，用于指示数字信号处理器200要读取的是惯性导航数据还是卫星导航数据。由于可编程逻辑器件100和数字信号处理器200之间可能存在多根数据总线，因此，有多个em_addr信号和em_data信号。

步骤s704，可编程逻辑器件100捕获到em_oe信号的下降沿后，产生读请求信号(read_request)。

如图8所示，read_request信号在em_oe信号的下降沿之后。

步骤s706，可编程逻辑器件100在读请求信号的下降沿，将与地址译码对应的数据输出至数据总线。

地址译码为对em_addr信号的译码。

如图8所示，读请求信号的下降沿之后，em_data信号发生改变。可编程逻辑器件100还可以产生读完成信号(read_finished)

步骤s708，数字信号处理器200在em_oe信号的上升沿读取数据总线上的数据。

下面结合图9和图10描述数字信号处理器200向可编程逻辑器件100写数据的逻辑。

图为本发明数字信号处理器200向可编程逻辑器件100写数据的方法的一个实施例的流程图。如图9所示，该方法包括：

步骤s902，数字信号处理器200将组合导航的解算结果写入数据总线。

参考图10，数字信号处理器200(dsp)首先产生em_cs信号发送至可编程逻辑器件100，em_cs信号为使能信号，表示要进行操作。在em_cs信号的下降沿，产生em_addr信号，用于指示数字信号处理器200写入的是组合导航的解算结果，同时将组合导航的解算结果写入数据总线，产生em_data信号。由于可编程逻辑器件100(以fpga为例)和数字信号处理器200之间可能存在多根数据总线，因此，有多个em_addr信号和em_data信号。

步骤s904，数字信号处理器200将组合导航的解算结果写入数据总线后，产生写信号em_we。

步骤s906，可编程逻辑器件100响应于捕获到写信号em_we的下降沿，产生写请求信号(write_request)。

步骤s908，可编程逻辑器件100在写请求信号的下降沿读取数据总线上的数据。

如图10所示，可编程逻辑器件100还可以产生写完成信号(write_finished)。

本发明的实施例中的数据处理装置可各由各种计算设备或计算机系统来实现，下面结合图11以及图12进行描述。

图11为本发明数据处理装置的一个实施例的结构图。如图11所示，该实施例的装置1100包括：存储器1110以及耦接至该存储器1110的处理器1120，处理器1120被配置为基于存储在存储器1110中的指令，执行本发明中任意一个实施例中的数据处理方法。

其中，存储器1110例如可以包括系统存储器、固定非易失性存储介质等。系统存储器例如存储有操作系统、应用程序、引导装载程序(bootloader)、数据库以及其他程序等。

图12为本发明数据处理装置的另一个实施例的结构图。如图12所示，该实施例的装置1100包括：存储器1110以及处理器1120，还可以包括输入输出接口1230、网络接口1240、存储接口1250等。这些接口1230，1240，1250以及存储器1110和处理器1120之间例如可以通过总线1260连接。其中，输入输出接口1230为显示器、鼠标、键盘、触摸屏等输入输出设备提供连接接口。网络接口1240为各种联网设备提供连接接口，例如可以连接到数据库服务器或者云端存储服务器等。存储接口1250为sd卡、u盘等外置存储设备提供连接接口。

本领域内的技术人员应当明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用非瞬时性存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解为可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。