电容值的测量方法与流程

一种测量方法，特别涉及一种电容值的测量方法。
背景技术：
：传统上测量系统测量电容值或电阻值是利用测量系统的电阻电容(rc)电路的充电或放电时间与电容成线性关系原理。于此，测量系统利用计数器或tdc(time-to-digitalconverter，时间数字转换单元)记录充电或放电时间并转换成数字信号，然后通过充电或放电时间与电容成线性关系基于此数字信号计算出欲测量的电容值或电阻值。然而，在传统的测量系统中，待测电容与参考电容都会受到ic(integratedcircuit，集成电路)封装或esd(electrostaticdischarge，静电放电)保护电路的影响而产生寄生电容。当寄生电容与待测电容或参考电容是可比较(不可忽略)时，会导致其量算得的电容值产生误差。此外，当测量充电时间或放电时间的差距过大时，会导致比较器反应时间产生明显的差异，其也会造成算得的电容值产生误差。技术实现要素：鉴于上述问题，本发明提供一种电容值的测量方法，以解决比较器反应时间差距过大和寄生电容所造成的测量误差的问题，以藉此能更为准确测量待测电容的电容值。本发明一实施例提供一种电容值的测量方法，包含有下列步骤。导通参考开关与虚接开关，且不导通待测开关，以形成参考电容、虚接电容、对应参考电容的第一寄生电容与比较器杂散电容并联至检测节点的第一并联架构。检测第一并联架构的检测节点的节点电压的第一作动时间。导通待测开关与虚接开关，且不导通参考开关，以形成待测电容、虚接电容、对应待测电容的第二寄生电容与比较器杂散电容并联至检测节点的第二并联架构。检测第二并联架构的检测节点的节点电压的第二作动时间。导通待测开关与参考开关，且不导通虚接开关，以形成待测电容、参考电容、第一寄生电容、第二寄生电容与比较器杂散电容并联至检测节点的第三并联架构。检测第三并联架构的检测节点的节点电压的第三作动时间。依据计算待测电容的电容值。其中，cmeas代表待测电容的电容值、cref代表参考电容的电容值、t1代表第一作动时间、t2代表第二作动时间以及t3代表第三作动时间。本发明一实施例提供一种电容值的测量方法，包含有下列步骤。以多个种切换模式控制第一参考开关、第二参考开关、第三参考开关、第四参考开关、第一待测开关、第二待测开关、第三待测开关、第四待测开关与虚接开关与待测开关的运行以形成具有并联至同一检测节点的不同电容组合的多个并联架构。其中各电容组合包括参考电容、第一寄生电容、第一杂散电容、待测电容、第二寄生电容、第二杂散电容与比较器杂散电容中的多个者，并且各并联架构包括第一并联架构、第二并联架构、第三并联架构、第四并联架构、第五并联架构、第六并联架构、第七并联架构、第八并联架构、第九并联架构与第十并联架构中的多者。在各并联架构下，检测检测节点的节点电压的作动时间。其中所述作动时间包括第一作动时间、第二作动时间、第三作动时间、第四作动时间、第五作动时间、第六作动时间、第七作动时间、第八作动时间、第九作动时间与第十作动时间中的多者。依据计算待测电容的电容值。其中cmeas代表待测电容的电容值、cref代表参考电容的电容值、t4代表第一作动时间、t5代表第二作动时间以及t6代表第三作动时间、t7代表第四作动时间、t8代表第五作动时间、t9代表第六作动时间、t10代表第七作动时间、t11代表第八作动时间、t12代表第九作动时间、以及t13代表第十作动时间。其中，第一并联架构的形成步骤包括：导通第一参考开关与第四参考开关，且不导通第二参考开关、第三参考开关、第一待测开关、第二待测开关、第三待测开关与第四待测开关，以使参考电容、第一寄生电容与比较器杂散电容并联至检测节点。其中，第二并联架构的形成步骤包括：导通第二参考开关与第三参考开关，且不导通第一参考开关、第四参考开关、第一待测开关、第二待测开关、第三待测开关与第四待测开关，以使参考电容、第一杂散电容与比较器杂散电容并联至检测节点。其中，第三并联架构的形成步骤包括：导通第一待测开关与第四待测开关，且不导通第一参考开关、第二参考开关、第三参考开关、第四参考开关、第二待测开关与第三待测开关，以使待测电容、第二寄生电容与比较器杂散电容并联至检测节点。其中，第四并联架构的形成步骤包括：导通第二待测开关与第三待测开关，且不导通第一参考开关、第二参考开关、第三参考开关、第四参考开关、第一待测开关与第四待测开关，以使待测电容、第二杂散电容与比较器杂散电容并联至检测节点。其中，第五并联架构的形成步骤包括：导通第一参考开关、第四参考开关、第一待测开关与第四待测开关，且不导通第二参考开关、第三参考开关、第二待测开关与第三待测开关，以使参考电容、待测电容、第一寄生电容、第二寄生电容与比较器杂散电容并联至检测节点。其中，第六并联架构的形成步骤包括：导通第二参考开关、第三参考开关、第二待测开关与第三待测开关，且不导通第一参考开关、第四参考开关、第一待测开关与第四待测开关，以使参考电容、待测电容、第一杂散电容、第二杂散电容与该比较器杂散电容并联至检测节点。其中，第七并联架构的形成步骤包括：导通第一参考开关、第四参考开关、第一待测开关与第三待测开关，且不导通第二参考开关、第三参考开关、第二待测开关与第四待测开关，以使参考电容、第一寄生电容、第二寄生电容、第二杂散电容与比较器杂散电容并联至检测节点。其中，第八并联架构的形成步骤包括：导通第二参考开关、第三参考开关、第一待测开关与第三待测开关，且不导通第一参考开关、第四参考开关、第二待测开关与第四待测开关，以使参考电容、第一杂散电容、第二寄生电容、第二杂散电容与比较器杂散电容并联至检测节点。其中，第九并联架构的形成步骤包括：导通第一参考开关、第三参考开关、第一待测开关与第四待测开关，且不导通第二参考开关、第四参考开关、第二待测开关与第三待测开关，以使待测电容、第一寄生电容、第一杂散电容、第二寄生电容与比较器杂散电容并联至检测节点。其中，第十并联架构的形成步骤包括：导通第一参考开关、第三参考开关、第二待测开关与第三待测开关，且不导通第二参考开关、第四参考开关、第一待测开关与第四待测开关，以使待测电容、第一寄生电容、第一杂散电容、第二杂散电容与比较器杂散电容并联至检测节点。依据前述实施例，通过开关切换使待测电容、参考电容、寄生电容与虚接电容构成多种不同的并联架构，并依据此些并联架构的充电时间或放电时间来计算待测电容的电容值。于此，能通过虚接电容作为消除寄生电容的基准，借此不受寄生电容影响而更为精确的计算待测电容的电容值。附图说明图1是本发明的测量系统第一实施例的架构示意图。图2是本发明的电容值的测量方法的第一实施例的流程图。图3a是图1的测量系统于第一运行状态下所形成的第一并联架构的架构示意图。图3b是图2的检测第一作动时间的一详细流程图。图4a是图1的测量系统于第二运行状态下所形成的第二并联架构的架构示意图。图4b是图2的检测第二作动时间的一详细流程图。图5a是图1的测量系统于第三运行状态下所形成的第三并联架构的架构示意图。图5b是图2的检测第三作动时间的一详细流程图。图6是本发明的测量系统的第二实施例的架构示意图。图7是图6的测量系统的另一架构示意图。图8a是本发明的电容值的测量方法的第二实施例的第一部分的流程图。图8b是本发明的电容值的测量方法的第二实施例的第二部分的流程图。图9是图7的测量系统于第一运行状态下所形成的第一并联架构的架构示意图。图10是图7的测量系统于第二运行状态下所形成的第二并联架构的架构示意图。图11是图7的测量系统于第三运行状态下所形成的第三并联架构的架构示意图。图12是图7的测量系统于第四运行状态下所形成的第四并联架构的架构示意图。图13是图7的测量系统于第五运行状态下所形成的第五并联架构的架构示意图。图14是图7的测量系统于第六运行状态下所形成的第六并联架构的架构示意图。图15是图7的测量系统于第七运行状态下所形成的第七并联架构的架构示意图。图16是图7的测量系统于第八运行状态下所形成的第八并联架构的架构示意图。图17是图7的测量系统于第九运行状态下所形成的第九并联架构的架构示意图。图18是图7的测量系统于第十运行状态下所形成的第十并联架构的架构示意图。附图标记说明：10测量系统11参考电容12待测电容13虚接电容14比较器15参考开关16待测开关17虚接开关18负载19电源开关20检测电路201控制单元202时间数字转换单元111第一寄生电容112第一杂散电容121第二寄生电容122第二杂散电容141比较器杂散电容142比较器杂散电容151第一参考开关152第二参考开关153第三参考开关154第四参考开关161第一待测开关162第二待测开关163第三待测开关164第四待测开关181负载开关s01：导通参考开关与虚接开关，且不导通待测开关s02：检测第一并联架构的第一作动时间s03：导通待测开关与虚接开关，且不导通参考开关s04：检测第二并联架构的第二作动时间s05：导通待测开关与参考开关，且不导通虚接开关s06：检测第三并联架构的第三作动时间s07：通过而计算出待测电容s08：导通第一参考开关与第四参考开关，且不导通第二参考开关、第三参考开关、第一待测开关、第二待测开关、第三待测开关与第四待测开关s09：检测第一并联架构的第一作动时间s10：导通第二参考开关与第三参考开关，且不导通第一参考开关、第四参考开关、第一待测开关、第二待测开关、第三待测开关与第四待测开关s11：检测第二并联架构的第二作动时间s12：导通第一待测开关与第四待测开关，且不导通第一参考开关、第二参考开关、第三参考开关、第四参考开关、第二待测开关与第三待测开关s13：检测第三并联架构的第三作动时间s14：导通第二待测开关与第三待测开关，且不导通第一参考开关、第二参考开关、第三参考开关、第四参考开关、第一待测开关与第四待测开关s15：检测第四并联架构的第四作动时间s16：导通第一参考开关、第四参考开关、第一待测开关与第四待测开关，且不导通第二参考开关、第三参考开关、第二待测开关与第三待测开关s17：检测第五并联架构的第五作动时间s18：导通第二参考开关、第三参考开关、第二待测开关与第三待测开关，且不导通第一参考开关、第四参考开关、第一待测开关与第四待测开关s19：检测第六并联架构的第六作动时间s20：导通第一参考开关、第四参考开关、第一待测开关与第三待测开关，且不导通第二参考开关、第三参考开关、第二待测开关与第四待测开关s21：检测第七并联架构的第七作动时间s22：导通第二参考开关、第三参考开关、第一待测开关与第三待测开关，且不导通第一参考开关、第四参考开关、第二待测开关与第四待测开关s23：检测第八并联架构的第八作动时间s24：导通第一参考开关、第三参考开关、第一待测开关与第四待测开关，且不导通第二参考开关、第四参考开关、第二待测开关与第三待测开关s25：检测第九并联架构的第九作动时间s26：导通第一参考开关、第三参考开关、第二待测开关与第三待测开关，且不导通第二参考开关、第四参考开关、第一待测开关与第四待测开关s27：检测第十并联架构的第十作动时间s28：通过而计算出待测电容(cmeas)s021：驱动开始计时s022：检测节点电压是否达到参考电压？s023：驱动停止计时s024：取得第一作动时间s041：驱动开始计时s042：检测节点电压是否达到参考电压？s043：驱动停止计时s044：取得第二作动时间s061：驱动开始计时s062：检测节点电压是否达到参考电压？s063：驱动停止计时s064：取得第三作动时间n1浮接节点n2参考节点n3检测节点n4检测节点n21参考节点n22参考节点n31待测节点n32待测节点p1第一并联架构p2第二并联架构p3第三并联架构p4第一并联架构p5第二并联架构p6第三并联架构p7第四并联架构p8第五并联架构p9第六并联架构p10第七并联架构p11第八并联架构p12第九并联架构p13第十并联架构具体实施方式图1是本发明的测量系统第一实施例的架构示意图。图2是本发明的电容值的测量方法的第一实施例的流程图。图3a是图1的测量系统于第一运行状态下所形成的第一并联架构的架构示意图。请参阅图1，测量系统10包含有：参考电容11、待测电容12、比较器14、参考开关15、待测开关16与虚接开关17。参考开关15连接于参考电容11与比较器14之间。待测开关16连接于待测电容12与比较器14之间。虚接开关17连接于浮接节点n1与比较器14之间。于此，测量系统10还包括因参考电容11与周边线路的耦合而形成的寄生电容(以下称第一寄生电容111)、因待测电容12与周边线路的耦合而形成的寄生电容(以下称第二寄生电容121)、浮接节点n1与周边线路的耦合而形成寄生电容(以下称虚接电容13)，以及因比较器14与周边线路的耦合而形成的寄生电容(以下称比较器杂散电容141)。第一寄生电容111与参考电容11并联在参考节点n2与接地之间，即第一寄生电容111与参考电容11经由参考节点n2耦接参考开关15的一端，而参考开关15的另一端耦接比较器14的输入端。第二寄生电容121与待测电容12并联在检测节点n3与接地之间，即第二寄生电容121与待测电容12经由检测节点n3耦接待测开关16的一端，而待测开关16的另一端耦接比较器14的输入端。虚接电容13耦接在浮接节点n1与接地之间，即虚接电容13经由浮接节点n1耦接虚接开关17的一端，而虚接开关17的另一端耦接比较器14的输入端。比较器杂散电容141耦接在比较器14的输入端与接地之间。其中，浮接节点n1、参考节点n2与检测节点n3为邻近节点。也就是说，由于浮接节点n1、参考节点n2与检测节点n3是相当靠近，因此其所产生的寄生电容的电容值会几乎相等。因此，第一寄生电容111的电容值(crp)、第二寄生电容121的电容值(csp)以及虚接电容13的电容值(cncp)会近乎相等。于一实施例中，测量系统10可还包括一负载18以及一负载开关181。负载18耦接在比较器14的输入端与负载开关181之间，并且负载18经由负载开关181耦接至接地。于一实施例中，测量系统10可还包括一电源开关19。电源开关19耦接在电压源与比较器14的输入端之间。于电源开关19、参考开关15、待测开关16与虚接开关17皆导通时，电压源会对参考电容11、待测电容12、第一寄生电容111、第二寄生电容121、虚接电容13以及比较器杂散电容141进行充电。其中，电压源的电压值为vcc。于一实施例中，测量系统10可还包括一检测电路20。检测电路20用以控制电源开关19、参考开关15、待测开关16、虚接开关17与负载开关181的导通与否，进而检测其对应于参考电容11、待测电容12、第一寄生电容111、第二寄生电容121、虚接电容13与比较器杂散电容141的充放电时间。于一实施例中，检测电路20包含有控制单元201与时间数字转换单元202。控制单元201的输出端是分别与电源开关19、参考开关15、待测开关16、虚接开关17、负载开关181的控制端连接，以及与时间数字转换单元(time-to-digitalconverter，tdc)202的输入端连接。比较器14的输出端连接至时间数字转换单元202。于此，控制单元201是驱动电源开关19、参考开关15、待测开关16、虚接开关17、负载开关181任一者或其组合为导通的同时，也驱动时间数字转换单元202开始计时。接着，比较器14会根据检测节点n4的节点电压(对应于浮接节点n1、参考节点n2、检测节点n3中任一者或其任意组合的节点电压)与参考电压(放电时可为0伏特或是小于电容额满电压的总和)比较。是以，当比较器14检测到检测节点n4的节点电压小于或等于参考电压时，比较器14输出停止信号给时间数字转换单元202以停止计时。接着，控制单元201即能根据时间数字转换单元202的开始计时与停止计时之间的时间长度而获得放电时间。请参阅图2与图3a，于进行待测电容12的电容值(cmeas)的测量时，测量系统10会切换以进入第一运行状态。也就是说，检测电路20先驱动参考开关15与虚接开关17切换为导通状态，并且将待测开关16切换为不导通状态(步骤s01)，藉此形成并联架构(以下称第一并联架构p1)(如图3a所示)。在第一并联架构p1中，参考电容11、第一寄生电容111、虚接电容13与比较器杂散电容141并联在检测节点n4与接地之间。于第一并联架构p1形成时，检测电路20能根据检测节点n4的节点电压变化达到参考电压而取得作动时间(以下称第一作动时间t1)(步骤s02)。于此，检测电路20检测到的第一作动时间t1会符合下列关系式1：t1＝(cref+crp+cncp+cpar)×r+tcmp1。其中，cref代表参考电容11的电容值。crp代表第一寄生电容111的电容值。cncp代表虚接电容13的电容值。cpar代表比较器杂散电容141的电容值。r代表负载18的电阻值。tcmp1代表比较器14的反应时间(以下称第一反应时间)。也就是说，第一作动时间t1为参考电容11、第一寄生电容111、虚接电容13与比较器杂散电容141的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图3b是图2的检测第一作动时间t1的一详细流程图。于一实施例中，请参阅图3b，当第一并联架构p1形成时，控制单元201亦同时驱动时间数字转换单元202开始计时(步骤s021)。接着，通过比较器14比较参考电压与检测节点n4的节点电压(步骤s022)。当节点电压达到参考电压时，则比较器14的输出端会驱动时间数字转换单元202停止计时(步骤s023)，因此控制单元201能藉此经由开始计时与停止计时之间的时间长度以作为第一作动时间t1(步骤s024)。图4a是图1的测量系统于第二运行状态下所形成的第二并联架构的架构示意图。请参阅图2与图4a，接着，测量系统10是切换进入第二运行状态。也就是说，测量系统10中的检测电路20驱动待测开关16与虚接开关17分别切换为导通状态，且参考开关15切换为不导通状态(步骤s03)，藉此形成并联架构(以下称为第二并联架构p2)。因此测量系统10能检测第二并联架构p2的第二作动时间t2(如步骤s04所示)。其中，于第二并联架构p2中，待测电容12、第二寄生电容121、虚接电容13与比较器杂散电容141并联在检测节点n4与接地之间。于第二并联架构p2形成时，检测电路20能根据检测节点n4的节点电压变化达到参考电压而取得作动时间(以下称第二作动时间t2)(步骤s04)。于此，检测电路20检测到的第二作动时间t2会符合下列关系式2：t2＝(cmeas+csp+cncp+cpar)×r+tcmp2。其中，cmeas代表待测电容12的电容值。csp代表第二寄生电容121的电容值。tcmp2代表比较器14的反应时间(以下称第二反应时间)。也就是说，第二作动时间t2为待测电容12、第二寄生电容121、虚接电容13与比较器杂散电容141的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图4b是图2的检测第二作动时间的一详细流程图。于一实施例中，请参阅图4b，当第二并联架构p2形成时，控制单元201亦同时驱动时间数字转换单元202开始计时(如步骤s041)。接着，通过比较器14比较参考电压与检测节点n4的节点电压(如步骤s042)。当节点电压达到参考电压时，则比较器14的输出端会驱动时间数字转换单元202停止计时(如步骤s043)，因此控制单元201能藉此经由开始计时与停止计时之间的时间长度以作为第二作动时间t2(如步骤s044)。图5a是图1的测量系统于第三运行状态下所形成的第三并联架构的架构示意图。请参阅图2与图5a，测量系统10是切换进入第三运行状态。也就是说，测量系统10中的检测电路20驱动参考开关15与待测开关16分别切换为导通状态，且虚接开关17切换为不导通状态(如步骤s05所示)，藉此形成第三并联架构p3。因此测量系统10能检测第三并联架构p3的第三作动时间t3(如步骤s06所示)。其中，于第三并联架构p3中，参考电容11、待测电容12、第一寄生电容111、第二寄生电容121与比较器杂散电容141并联在检测节点n4与接地之间。于第三并联架构p3形成时，检测电路20能根据检测节点n4的节点电压变化达到参考电压而取得作动时间(以下称第三作动时间t3)(步骤s06)。于此，检测电路20检测到的第三作动时间t3会符合下列关系式3：t3＝(cref+cmeas+csp+cpar)×r+tcmp3。其中，tcmp3代表比较器14的反应时间(以下称第三反应时间)。也就是说，第三作动时间t3为参考电容11、待测电容12、第一寄生电容111、第二寄生电容121比较器杂散电容141的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图5b是图2的检测第三作动时间的一详细流程图。于一实施例中，请参阅图5b，当第三并联架构p3形成时，控制单元201亦同时驱动时间数字转换单元202开始计时(步骤s061)。接着，通过比较器14比较参考电压与检测节点n4的节点电压(步骤s062)。当节点电压达到参考电压时，则比较器14的输出端会驱动时间数字转换单元202停止计时(步骤s063)，因此控制单元201能藉此经由开始计时与停止计时之间的时间长度以作为第三作动时间(t3)(步骤s064)。接着，通过的等式而计算出待测电容12(步骤s07)。也就是说，测量系统10只要依据已知的参考电容11的电容值(cref)以及检测得到的第一作动时间(t1)、第二作动时间(t2)与第三作动时间(t3)，就可以通过的公式计算得出单点接地的(groundcapacitance)待测电容12的电容值cmeas。于一实施例中，时间数字转换单元202的输出耦接于控制单元201。于此，控制单元201可储存有参考电容11的电容值(cref)，还可以记录时间数字转换单元202得到的第一作动时间(t1)、第二作动时间(t2)与第三作动时间(t3)。于第一作动时间(t1)、第二作动时间(t2)与第三作动时间(t3)都得到后，控制单元201进一步会依据的公式计算得出待测电容12的电容值(cmeas)。也就是说，处理模块根据第一运行状态的第一并联架构p1取得第一作动时间t1、以第二运行状态的第二并联架构p2取得第二作动时间t2与以第三运行状态的第三并联架构p3取得第三作动时间t3。接着，处理模块即能根据第一作动时间t1、第二作动时间t2、第三作动时间t3以及参考电容11的电容值cref而能计算得出待测电容12的电容值cmeas。其中，根据第一作动时间t1的关系式1与第三作动时间t3的关系式3可以得到下列关系式4：t3-t1＝(cmeas+csp-cncp)×r+(tcmp3-tcmp1)。同样地，根据第二作动时间t2的关系式2与第三作动时间t3的关系式3可以得到下列关系式5：t3-t2=(cref+crp-cncp)×r+(tcmp3-tcmp2)。并且，根据关系式4与关系式5可进一步推导出下列关系式6：并通过关系式6得到关系式7于一实施例中，第一作动时间t1为第一并联架构p1的放电时间，第二作动时间t2为第二并联架构p2的放电时间，而第三作动时间t3为第三并联架构p3的放电时间。换言之，在时间数字转换单元202的计时过程中，比较器14会确认检测节点n4的节点电压是否等于或小于参考电压，并且于节点电压等于或小于参考电压时致使时间数字转换单元202停止计时。但本发明非以为限制，于另一实施例中，第一作动时间t1为第一并联架构p1的充电时间，第二作动时间t2为第二并联架构p2的充电时间，而第三作动时间t3为第三并联架构p3的充电时间。换言之，在时间数字转换单元202的计时过程中，比较器14会确认检测节点n4的节点电压是否等于或大于参考电压，并且于节点电压等于或大于参考电压时致使时间数字转换单元202停止计时。在一些实施例中，测量系统10可以一ic(integratedcircuit，集成电路)封装实现，此时第一寄生电容111、第二寄生电容121与虚接电容13会形成在此ic封装的相邻引脚(pin)上，换言之，浮接节点n1、参考节点n2与检测节点n3分别为ic封装按序相邻的三个引脚。因此，第一寄生电容111的电容值、第二寄生电容121的电容值与虚接电容13的电容值会大致上相等。基此，我们可得到下列关系式8：csp≒crp≒cncp。再者，比较器14的反应时间是会受到输入电压的频宽或上升/下降时间影响。于此，第一并联架构p1的总电容值、第二并联架构p2的总电容值以及第三并联架构p3的总电容值差异不大，以致使第一并联架构p1的电阻电容(rc)放电电路(即，电容11、111、13、141与电阻18)的输入电压下降时间、第二并联架构p2的电阻电容(rc)放电电路(即，电容13、12、121、141与电阻18)的输入电压下降时间与第三并联架构p03的电阻电容(rc)放电电路(即，电容11、111、12、121、141与电阻18)的输入电压下降时间差异微小，使得第一并联架构p1下比较器14的反应时间(第一比较器反应时间tcmp1)、第二并联架构p2下比较器14的反应时间(第二比较器反应时间tcmp2)与第三并联架构p3下比较器14的反应时间(第三比较器反应时间tcmp3)相等或近乎相等。基此，我们可得到下列关系式10：并且，将关系式9与10代入关系式8即可推导得的公式。换言之，根据本发明的电容值的测量方法能完美地消除寄生电容以及比较器反应时间对测量待测电容12的电容值时所造成的影响，进而能更精确的测量待测电容12的电容值。图6是本发明的测量系统的第二实施例的架构示意图。图7是图6的测量系统的另一架构示意图。图8a是本发明的电容值的测量方法的第二实施例的第一部分的流程图。图8b是本发明的电容值的测量方法的第二实施例的第二部分的流程图。图9是图7的测量系统于第一运行状态下所形成的第一并联架构p4的架构示意图。请参阅图6与图7，在第二实施例中，测量系统10包含：参考电容11、待测电容12、比较器14、参考开关15、待测开关16、虚接开关17与检测电路20。参考开关包含有第一参考开关151、第二参考开关152、第三参考开关153与第四参考开关154。待测开关16包含有第一待测开关161、第二待测开关162、第三待测开关163与第四待测开关164。于此，第一参考开关151的一端耦接至参考节点n21，第一参考开关151的另一端耦接至检测节点n4。第二参考开关152的一端耦接至参考节点n21，第二参考开关152的另一端耦接至接地。第三参考开关153的一端耦接至检测节点n4，第三参考开关153的另端耦接至参考节点n22。第四参考开关154的一端耦接至参考节点n22，第四参考开关154的另一端耦接至接地。第一待测开关161的一端耦接至待测节点n31，第一待测开关161的另端耦接至检测节点n4。第二待测开关162的一端耦接至待测节点n31，第二待测开关162的另一端耦接至接地。第三待测开关163的一端耦接至检测节点n4，第三待测开关163的另一端耦接至待测节点n32。第四待测开关164的一端耦接至待测节点n32，第四待测开关164的另一端耦接至接地于此，测量系统10还包括因参考电容11与周边线路的耦合而形成的寄生电容(以下称第一寄生电容111与第一杂散电容112)、因待测电容12与周边线路的耦合而形成的寄生电容(以下称第二寄生电容121与第二杂散电容122)，以及因比较器14与周边线路的耦合而形成的寄生电容(以下称比较器杂散电容141)。第一寄生电容111的一端与参考电容11的一端经由参考节点n21耦接，且第一寄生电容111的另一端耦接至接地。第一杂散电容112的一端与参考电容11的另一端经由参考节点n22耦接，且第一杂散电容112的另一端耦接至接地。换言之，第一寄生电容111与第一杂散电容112分别形成在参考电容11的二端。第二寄生电容121的一端与待测电容12的一端经由待测节点n31耦接，且第二寄生电容121的另一端耦接至接地。第二杂散电容122的一端与参考电容11的另一端经由待测节点n32耦接，且第二杂散电容122的另一端耦接至接地。换言之，第二寄生电容121与第二杂散电容122分别形成在待测电容12的二端。在下文的公式中，参考电容11的电容值表示为cref。第一寄生电容111的电容值表示为crp。第一杂散电容112的电容值表示为crn。待测电容12的电容值表示为cmeas。第二寄生电容121的电容值表示为csp。第二杂散电容122的电容值表示为csn。比较器杂散电容142的电容值表示为cint。于一实施例中，比较器14的输入端是于测量系统10中的检测节点n4会耦合生成比较器杂散电容142。也就是说，比较器杂散电容142的一端是耦接至第一参考开关151、第三参考开关153、第一待测开关161、第三待测开关163与比较器14之间，比较器杂散电容142的另一端是耦接至接地。检测电路20是切换多种切换模式，进而以控制第一参考开关151、第二参考开关152、第三参考开关153、第四参考开关154、第一待测开关161、第二待测开关162、第三待测开关163与第四待测开关164，进而与各待测开关161～164的运行以形成具有并联至同一检测节点n4的不同电容组合的多个并联架构。并且在各并联架构下，能检测检测节点n4的节点电压的作动时间。请参考图7、图8a与图8b，于进行待测电容12的电容值的测量时，测量系统10会切换以进入第一运行状态。也就是说，测量系统10的检测电路20驱动第一参考开关151与第四参考开关154导通，且第二参考开关152、第三参考开关153、第一待测开关161、第二待测开关162、第三待测开关163与第四待测开关164不导通(如步骤s08)，藉此能构成并联架构(以下称第一并联架构p4)。因此测量系统10的检测电路20能检测第一并联架构p4的作动时间(以下称第一作动时间t4)(如步骤s09所示)。其中，第一并联架构p4中的参考电容11、第一寄生电容111与比较器杂散电容142并联在参考节点n21(或检测节点n4)与接地之间。另外，测量系统10于第一并联架构p4中的比较器14是具有第四比较器反应时间tcmp4。是以，检测电路20检测到第一并联架构p4的第一作动时间t4会符合下列关系式：t4＝(cref+crp+cint)×r+tcmp4。其中，测量系统10中的检测电路20能检测得知第一作动时间t4。于一实施例中，检测电路20的控制单元201是驱动控制第一参考开关151、第二参考开关152、第三参考开关153、第四参考开关154、第一待测开关161、第二待测开关162、第三待测开关163与第四待测开关164后，能藉此驱动时间数字转换单元202开始计时。并且检测检测节点n4的节点电压是否达到参考电压。当检测节点n4的节点电压有达到参考电压时，随即驱动时间数字转换单元202停止计时。以藉此能取得时间数字转换单元202的开始计时与停止计时之间的时间长度。也因此能获得第一作动时间t4。也就是说，第一作动时间t4为参考电容11、第一寄生电容111与比较器杂散电容142的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图10是图7的测量系统10于第二运行状态下所形成的第二并联架构的架构示意图。请参考图8a、图8b与图10，测量系统10是能切换进入第二运行状态。也就是说，测量系统10的检测电路20驱动第二参考开关152与第三参考开关153导通，且第一参考开关151、第四参考开关154、第一待测开关161、第二待测开关162、第三待测开关163与第四待测开关164不导通(如步骤s10)，藉此能构成并联架构(以下称为第二并联架构p05)。因此测量系统10的检测电路20能检测第二并联架构p5的作动时间(以下称第二作动时间t5)(如步骤s11所示)。其中，第二并联架构p5中的参考电容11、第一杂散电容112与比较器杂散电容142并联于参考节点n22(或检测节点n4)与接地之间。另外，测量系统10于第二并联架构p5中的比较器14是具有第五比较器反应时间tcmp5。是以，检测电路20能检测到第二并联架构p5的第二作动时间t5会符合下列关系式：t5＝(cref+crn+cint)×r+tcmp5。其中，测量系统10中的检测电路20能检测得知第二作动时间t5。且第二作动时间t5取得方式与取得第一作动时间t4相似，于此不再赘述。也就是说，第二作动时间t5为参考电容11、第一杂散电容112与比较器杂散电容142的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图11是图7的测量系统于第三运行状态下所形成的第三并联架构的架构示意图。请参考图8a、图8b与图11，测量系统10是切换进入第三运行状态。也就是说，测量系统10的检测电路20驱动第一待测开关161与第四待测开关164导通，且第一参考开关151、第二参考开关152、第三参考开关153、第四参考开关154、第二待测开关162与第三待测开关163不导通(如步骤s12)，藉此能构成并联架构(以下称第三并联架构p6)。因此测量系统10的检测电路20能检测第三并联架构p6的第三作动时间t6(如步骤s13所示)。其中，第三并联架构p6中的待测电容12、第二寄生电容121与比较器杂散电容142并联于待测节点n31(或检测节点n4)与接地之间。另外，测量系统10于第三并联架构p6中的比较器14是具有第六比较器反应时间tcmp6。是以，检测电路20检测到第三并联架构p6的第三作动时间t6会符合下列关系式：t6＝处理模块能藉此计算出第(cmeas+csp+cint)×r+tcmp6。其中，测量系统10中的检测电路20能检测得知第三作动时间t6。且第三作动时间t6取得方式与取得第一作动时间t4相似，于此不再赘述。也就是说，第三作动时间t6为待测电容12、第二寄生电容121与比较器杂散电容142的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图12是图7的测量系统于第四运行状态下所形成的第四并联架构的架构示意图。请参考8a、图8b与图12，测量系统10是切换进入第四运行状态。也就是说，测量系统10的检测电路20驱动第二待测开关162与第三待测开关163导通，且第一参考开关151、第二参考开关152、第三参考开关153、第四参考开关154、第一待测开关161与第四待测开关164不导通(如步骤s14)，藉此能构成并联架构(以下称第四并联架构p7)。因此测量系统10的检测电路20能检测第四并联架构p7的第四作动时间t7(如步骤s15所示)。其中，第四并联架构p7中的待测电容12、第二杂散电容122与比较器杂散电容142并联于待测节点n32(或检测节点n4)与接地之间。另外，测量系统10于第四并联架构p7中的比较器14是具有第七比较器反应时间tcmp7。是以，检测电路20检测到第四并联架构p7的第四作动时间t7会符合下列关系式：t7＝(cmeas+csn+cint)×r+tcmp7。其中，测量系统10中的检测电路20能检测得知第四作动时间t7。且第四作动时间t7取得方式与取得第一作动时间t4相似，于此不再赘述。也就是说，第四作动时间t7为待测电容12、第二杂散电容122与比较器杂散电容142的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图13是图7的测量系统于第五运行状态下所形成的第五并联架构的架构示意图。请参考8a、图8b与图13，测量系统10是切换进入第五运行状态。也就是说，测量系统10的检测电路20驱动第一参考开关151、第四参考开关154、第一待测开关161与第四待测开关164导通，且第二参考开关152、第三参考开关153、第二待测开关162、第三待测开关163不导通(如步骤s16)，藉此能构成并联架构(以下称第五并联架构p8)。因此测量系统10的检测电路20能检测第五并联架构p8的第五作动时间t8(如步骤s17所示)。其中，第五并联架构p8中的参考电容11、待测电容12、第一寄生电容111、第二寄生电容121与比较器杂散电容142并联于检测节点n4与接地之间。另外，测量系统10于第五并联架构p8中的比较器14是具有第八比较器反应时间tcmp8。是以，检测电路20能检测到第五并联架构p8的第五作动时间t8会符合下列关系式：t8＝(cref+cmeas+crp+csp+cint)×r+tcmp8。其中，测量系统10中的检测电路20能检测得知第五作动时间t8。且第五作动时间t8取得方式与取得第一作动时间t4相似，于此不再赘述。也就是说，第五作动时间t8为参考电容11、待测电容12、第一寄生电容111、第二寄生电容121与比较器杂散电容142的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图14是图7的测量系统于第六运行状态下所形成的第六并联架构的架构示意图。请参考8a、图8b与图14，测量系统10是切换进入第六运行状态。也就是说，测量系统10的检测电路20驱动第二参考开关152、第三参考开关153、第二待测开关162与第三待测开关163导通，且第一参考开关151、第四参考开关154、第一待测开关161与第四待测开关164不导通(如步骤s18)，藉此能构成第六并联架构p9。因此测量系统10的检测电路20能检测第六并联架构p9的第六作动时间t9(如步骤s19所示)。其中，第六并联架构p9中的参考电容11、待测电容12、第一杂散电容112、第二杂散电容122与比较器杂散电容142并联于检测节点n4与接地之间。另外，测量系统10于第六并联架构p9中的比较器14是具有第九比较器反应时间tcmp9。是以，检测电路20能检测到第六并联架构p9的第六作动时间t9会符合下列关系式：t9＝(cref+cmeas+crn+cint)×r+tcmp9。其中，测量系统10中的检测电路20能检测得知第六作动时间t9。且第六作动时间t9取得方式与取得第一作动时间t4相似，于此不再赘述。也就是说，第六作动时间t9为参考电容11、待测电容12、第一杂散电容112、第二杂散电容122与比较器杂散电容142的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图15是图7的测量系统于第七运行状态下所形成的第七并联架构的架构示意图。请参考8a、图8b与图15，测量系统10是切换进入第七运行状态。也就是说，测量系统10的检测电路20驱动第一参考开关151、第四参考开关154、第一待测开关161与第三待测开关163导通，且第二参考开关152、第三参考开关153、第二待测开关162与第四待测开关164不导通(如步骤s20)，藉此能构成并联架构(以下称第七并联架构p10)。因此测量系统10能检测第七并联架构p10的第七作动时间t10(如步骤s21所示)。其中，第七并联架构p10中的参考电容11、第一寄生电容111、第二寄生电容121、第二杂散电容122与比较器杂散电容142并联于检测节点n4与接地之间。另外，测量系统10于第七并联架构p10中的比较器14是具有第十比较器反应时间tcmp10。是以，检测电路20能检测到第七并联架构p10的第七作动时间t10会符合下列关系式：t10＝(cref+crp+csp+csn+cint)×r+tcmp10。其中，测量系统10中的检测电路20能检测得知第七作动时间t10。且第七作动时间t10取得方式与取得第一作动时间t4相似，于此不再赘述。也就是说，第七作动时间t10为参考电容11、第一寄生电容111、第二寄生电容121、第二杂散电容122与比较器杂散电容142的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图16是图7的测量系统于第八运行状态下所形成的第八并联架构的架构示意图。请参考8a、图8b与图16，测量系统10是切换进入第八运行状态。也就是说，测量系统10的检测电路20驱动第二参考开关152、第三参考开关153、第一待测开关161与第三待测开关163导通，且第一参考开关151、第四参考开关154、第二待测开关162与第四待测开关164不导通(如步骤s22)，藉此能构成并联架构(以下称第八并联架构p11)。因此测量系统10的检测电路20能检测第八并联架构p11的第八作动时间t11(如步骤s23所示)。其中，第八并联架构p11中的参考电容11、第一杂散电容112、第二寄生电容121、第二杂散电容122与比较器杂散电容142并联于检测节点n4与接地之间。另外，测量系统10于第八并联架构p11中的比较器14是具有第十一比较器反应时间tcmp11。是以，检测电路20能检测到第八并联架构p11的第八作动时间t11会符合下列关系式：t11＝(cref+crn+csp+csn+c7nt)×r+tcmp11。其中，测量系统10中的检测电路20能检测得知第八作动时间t11。且第八作动时间t11取得方式与取得第一作动时间t4相似，于此不再赘述。也就是说，第八作动时间t11为参考电容11、第一杂散电容112、第二寄生电容121、第二杂散电容122与比较器杂散电容142的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图17是图7的测量系统于第九运行状态下所形成的第九并联架构的架构示意图。请参考8a、图8b与图17，测量系统10是切换进入第九运行状态。也就是说，测量系统10的检测电路20驱动第一参考开关151、第三参考开关153、第一待测开关161与第四待测开关164导通，且第二参考开关152、第四参考开关154、第二待测开关162与第三待测开关163不导通(如步骤s24)，藉此能构成并联架构(以下称第九并联架构p12)。因此测量系统10能检测第九并联架构p12的第九作动时间t12(如步骤s25所示)。其中，第九并联架构p12中的待测电容12、第一寄生电容111、第一杂散电容112、第二寄生电容121与比较器杂散电容142并联于检测节点n4与接地之间。另外，测量系统10于第九并联架构p12中的比较器14是具有第十二比较器反应时间tcmp12。是以，检测电路20能检测到第九并联架构p12的第九作动时间t12会符合下列关系式：t12＝(cmeas+crp+crn+csp+cint)×r+tcmp12。其中，测量系统10中的检测电路20能检测得知第九作动时间t12。且第九作动时间t12取得方式与取得第一作动时间t4相似，于此不再赘述。也就是说，第九作动时间t12为待测电容12、第一寄生电容111、第一杂散电容112、第二寄生电容121与比较器杂散电容142的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。图18是图7的测量系统于第十运行状态下所形成的第十并联架构的架构示意图。请参考8a、图8b与图18，测量系统10是切换进入第十运行状态。也就是说，测量系统10的检测电路20驱动第一参考开关151、第三参考开关153、第二待测开关162与第三待测开关163导通，且第二参考开关152、第四参考开关154、第一待测开关161与第四待测开关164不导通(如步骤s26)，藉此能构成并联架构(以下称第十并联架构p13)。因此测量系统10能检测第十并联架构p13的第十作动时间t13(如步骤s27所示)。其中，第十并联架构p13中的待测电容12、第一寄生电容111、第一杂散电容112、第二杂散电容122与比较器杂散电容142并联于检测节点n4与接地之间。另外，测量系统10于第十并联架构p13中的比较器14是具有第十三比较器反应时间tcmp13。是以检测电路20能检测到第十并联架构p13的第十作动时间t13会符合下列关系式：t13=(cmeas+crp+crn+csn+cint)×r+tcmp13。其中，测量系统10中的检测电路20能检测得知第十作动时间t13。且第十作动时间t13取得方式与取得第一作动时间t4相似，于此不再赘述。也就是说，第十作动时间t13为待测电容12、第一寄生电容111、第一杂散电容112、第二杂散电容122与比较器杂散电容142的等效电容的放电时间(或充电时间)和比较器14的反应时间的总和。接着，通过的等式而计算出待测电容12(如步骤s28)。也就是说，测量系统10于计算待测电容12时，仅需选择其中六种并联架构即可精确计算出待测电容12的电容值(cmeas)。也就是说，测量系统10通过检测电路20驱动进入第二、四、五、六、七与九运行状态、第一、三、五、六、八与十运行状态、第二、三、五、六、七与十运行状态或第一、三、五、六、八与九运行状态而能精确计算出待测电容的电容值(cmeas)。其中，于一实施例中，测量系统10是利用检测电路20的控制单元201而生成驱动信号以驱动第一参考开关151、第二参考开关152、第三参考开关153、第四参考开关154、第一待测开关161、第二待测开关162、第三待测开关163与第四待测开关164为导通或不导通，进而能形成第一并联架构p4至第十并联架构p13。其中，控制单元201通过生成驱动信号以驱动时间数字转换单元202，进而以驱动时间数字转换单元202开始计时。且时间数字转换单元202自比较器14的输出端接收会驱动以停止计时。接着控制单元201即能根据开始计时与停止计时而计算得出各作动时间。其中，由第一作动时间t4至第十作动时间t13能整理得知t8+t9、t5+t10、t4+t11、t7+t12以及t6+t13等5组实施方式。举例来说，t8+t9＝(cref+cmeas+crp+csp+cint)×r+(cref+cmeas+crn+csn+cint)×r+tcmp8+tcmp9。因此可推导出t8+t9＝(2cref+2cmeas+crp+crn+csp+csn+2cint)×r+(tcmp8+tcmp9)。故可整理出如下表1所示(其中2x表为x的2倍)。其余t5+t10、t4+t11、t7+t12以及t6+t13等数学运算式则不再赘述。表1crefcmeascrpcrncspcsncinttcmpt8+t92x2xxxxx2x2xt5+t102xxxxx2x2xt4+t112xxxxx2x2xt7+t122xxxxx2x2xt6+t132xxxxx2x2x其中，因测量系统10是会位于ic封装内。故ic封装内相邻的引脚(pin)会相当接近，也因此其所产生的寄生电容的电容值会大致上相等。也就是说，由于浮接节点n1、参考节点n2与检测节点n3是相当靠近，因此其所产生的寄生电容的电容值会几乎相等。因此，第一寄生电容111、第二寄生电容121、第一杂散电容112、第二杂散电容122与比较器杂散电容142的电容值会大致相等。其中，比较器14的反应时间是会受到输入电压的频宽或上升/下降时间影响。故可通过电路的设计而使得第四比较器反应时间tcmp4至第十三比较器反应时间tcmp13彼此之间相等或近乎相等。举例来说，可以通过电路的设计而让第一寄生电容111、第一杂散电容112、第二寄生电容121、第二杂散电容122与比较器杂散电容141等各电容值近乎相等，进而可让第四比较器反应时间tcmp4至第十三比较器反应时间tcmp13彼此之间相等或近乎相等。换句话说，t8+t9的等式中比较器反应时间tcmp8+tcmp9的总和与其他t5+t10、t4+t11、t7+t12以及t6+t13的各等式中的比较器反应时间是相等或近乎相等。因此依据表1的5组实施方式能得出寄生电容的总和与放电时间总和均相等。因此，将t8+t9的等式减去t5+t10的等式以及将t8+t9的等式减去t4+t11的等式而能推导出的等式，以及将t8+t9的等式减去t7+t12的等式以及将t8+t9的等式减去t6+t13的等式而能推导出的等式。接着，将cmeas除以cref，即可推导得出的等式。也就是说，通过各等式的推导而能同时将不需要的第四比较器反应时间tcmp4至第十三比较器反应时间tcmp13完美消除，进而能依据推导出的公式精确地计算出待测电容12的电容值。由此可知，根据本发明的电容值的测量方法，仅需检测得出第一并联架构p4至第十并联架构p13中的其中六个并联架构的作动时间，即可能完美地消除寄生电容以及比较器反应时间对测量待测电容12的电容值时所造成的影响，进而能更精确的测量待测电容12的电容值。再者，通过仅需测量其中六个并联架构，即表示能测得待测电容12的电容值的速度更快。因此，依据上述实施例，利用其中数个并联架构就能精确且快速的计算出浮动电容(floatingcapacitance)的待测电容的电容值(cmeas)。并且能完美地消除寄生电容以及比较器反应时间等问题。当前第1页12