电路板的连接器插槽引脚导通检测系统及其方法与流程

本发明涉及一种检测系统及其方法，尤其是指一种同时提供不同种类连接器插槽串接的导通检测系统及其方法。

背景技术：

对于电路板上插槽的导通检测，目前是采用对应于连接器插槽的测试电路板插设于对应的连接器插槽上，例如：dimm插槽上插设dimm的测试电路板、pci-e插槽上插设测试pci-e的测试电路板等，并通过边界扫描技术进行电路板上插槽的导通检测。

然而，对于不同的连接器插槽，其所对应的测试电路板其设计上多少具有区别，也就是在通过边界扫描的检测过程中，会有不相同的检测方式，一般是将同类型的连接器插槽互相串接后进行边界扫描的测试，然而，对于tap控制器所提供的测试端口有限的情况下，仍会发生tap控制器提供的测试端口不足的情况，这不但影响测试效率，也会影响到测试的覆盖率。

综上所述，可知现有技术中长期以来一直存在现有电路板上连接器插槽测试产生测试效率与覆盖率不足的问题，因此有必要提出改进的技术手段，来解决此问题。

技术实现要素：

有鉴于现有技术存在现有连接器插槽测试产生测试效率与覆盖率不足的问题，本发明遂披露一种电路板的连接器插槽引脚导通检测系统及其方法，其中：

本发明所披露的电路板的连接器插槽引脚导通检测系统，其包含：具有至少一连接器插槽的待检测电路板、至少一连接器插槽检测电路板以及测试存取端口(testaccessport，tap)控制器。

连接器插槽检测电路板具有连接器插槽连接器、输入联合测试工作组(jointtestactiongroup，jtag)连接器、输出jtag连接器、jtag芯片以及至少一模拟数字转换器(analogtodigitalconverter，adc)、微处理器(microcontroller，mcu)或是开关(switch)其中之一，adc或是微处理器分别与连接器插槽连接器以及jtag芯片电性连接或是开关分别与连接器插槽连接器、jtag芯片以及输入jtag连接器电性连接，输入jtag连接器分别与jtag芯片以及输出jtag连接器电性连接。

tap控制器与连接器插槽检测电路板其中之一的输入jtag连接器电性连接。

其中，输出jtag连接器与其他的连接器插槽检测电路板之一的输入jtag连接器电性连接；及tap控制器控制jtag芯片设定边界扫描工作模式，并发送对应的控制信号至对应的jtag芯片以借由adc、微处理器或是开关其中之一读取对应连接器插槽连接器的检测引脚的检测信号，tap控制器通过jtag芯片所提供的检测信号以进行对应连接器插槽引脚的导通检测。

本发明所披露的电路板的连接器插槽引脚导通检测方法，其包含下列步骤：

首先，提供具有至少一连接器插槽的待检测电路板；接着，提供具有连接器插槽连接器、输入联合测试工作组(jointtestactiongroup，jtag)连接器、输出jtag连接器、jtag芯片以及至少一模拟数字转换器(analogtodigitalconverter，adc)、微处理器(microcontroller，mcu)或是开关(switch)其中之一的至少一连接器插槽检测电路板，adc或是微处理器分别与连接器插槽连接器以及jtag芯片电性连接或是开关分别与连接器插槽连接器、jtag芯片以及输入jtag连接器电性连接，输入jtag连接器分别与jtag芯片以及输出jtag连接器电性连接；接着，提供测试存取端口(testaccessport，tap)控制器，tap控制器与连接器插槽检测电路板其中之一的输入jtag连接器电性连接；接着，其中，输出jtag连接器与其他的连接器插槽检测电路板之一的输入jtag连接器电性连接；最后，tap控制器控制jtag芯片设定边界扫描(boundaryscan)工作模式，并发送对应的控制信号至对应的jtag芯片以藉由adc、微处理器或是开关其中之一读取对应连接器插槽连接器的检测引脚的检测信号，tap控制器通过jtag芯片所提供的检测信号以进行对应连接器插槽引脚的导通检测。

本发明所披露的系统及方法如上，与现有技术之间的差异在于于待检测电路板的连接器插槽上插设对应的连接器插槽检测电路板，并同时串接不同类型连接器插槽的连接器插槽检测电路板，通过tap控制器控制jtag芯片设定边界扫描以借由adc、微处理器或是开关其中之一读取对应连接器插槽连接器的检测引脚的检测信号，tap控制器通过jtag芯片所提供的检测信号以进行对应连接器插槽引脚的导通检测。

通过上述的技术手段，本发明可以达成提高电路板上连接器插槽测试测试效率与覆盖率的技术功效。

附图说明

图1绘示为本发明电路板的连接器插槽引脚导通检测系统的系统框图。

图2绘示为本发明电路板的连接器插槽引脚导通检测方法的方法流程图。

图3a至图3c绘示为本发明电路板的连接器插槽引脚导通检测的连接器插槽检测电路板框图。

符号说明:

10待检测电路板

11连接器插槽

20连接器插槽检测电路板

21连接器插槽连接器

22输入jtag连接器

23输出jtag连接器

24jtag芯片

25微处理器

26adc

27开关

30tap控制器

具体实施方式

以下将配合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。

以下将以一个实施例来说明本发明实施方式的运作系统与方法，并请同时参考图1、图2以及图3a至图3c所示，图1绘示为本发明电路板的连接器插槽引脚导通检测系统的系统框图；图2绘示为本发明电路板的连接器插槽引脚导通检测方法的方法流程图；图3a至图3c绘示为本发明电路板的连接器插槽引脚导通检测的连接器插槽检测电路板框图。

本发明所披露的电路板的连接器插槽引脚导通检测系统，其包含：具有至少一连接器插槽11的待检测电路板10(步骤101)、至少一连接器插槽检测电路板20以及测试存取端口(testaccessport，tap)控制器30，上述连接器插槽11包含双列直插式内存模块(dualin-linememorymodule，dimm)插槽、快捷外设互联标准(peripheralcomponentinterconnectexpress，pci-e)插槽以及通用串行总线(universalserialbus，usb)插槽等，在此仅为举例说明，并不以此局限本发明的应用范围。

如图3a所示，连接器插槽检测电路板20的连接器插槽连接器21为dimm连接器，连接器插槽检测电路板20具有连接器插槽连接器21、输入联合测试工作组(jointtestactiongroup，jtag)连接器22、输出jtag连接器23、jtag芯片24以及微处理器(microcontroller，mcu)25(步骤102)。

连接器插槽检测电路板20借由连接器插槽连接器21插接于待检测电路板10的连接器插槽11上，且微处理器25分别与连接器插槽连接器21以及jtag芯片24电性连接，输入jtag连接器22分别与jtag芯片24以及输出jtag连接器23电性连接(步骤102)。

如图3b所示，连接器插槽检测电路板20的连接器插槽连接器21为pci-e连接器，连接器插槽检测电路板20具有连接器插槽连接器21、输入jtag连接器22、输出jtag连接器23、jtag芯片24以及至少一模拟数字转换器(analogtodigitalconverter，adc)26(步骤102)。

连接器插槽检测电路板20借由连接器插槽连接器21插接于待检测电路板10的连接器插槽11上，且adc26分别与连接器插槽连接器21以及jtag芯片24电性连接，输入jtag连接器22分别与jtag芯片24以及输出jtag连接器23电性连接(步骤102)。

如图3c所示，连接器插槽检测电路板20的连接器插槽连接器21为usb连接器，连接器插槽检测电路板20具有连接器插槽连接器21、输入jtag连接器22、输出jtag连接器23、jtag芯片24以及开关(switch)27(步骤102)。

连接器插槽检测电路板20借由连接器插槽连接器21插接于待检测电路板10的连接器插槽11上，且开关27分别与连接器插槽连接器21、jtag芯片24以及输入jtag连接器22电性连接，输入jtag连接器22分别与jtag芯片24以及所述输出jtag连接器23电性连接(步骤102)。

tap控制器30与连接器插槽检测电路板20其中之一的输入jtag连接器22电性连接(步骤103)，且连接器插槽检测电路板20的输出jtag连接器23与其他的连接器插槽检测电路板20之一的输入jtag连接器22电性连接(步骤104)。

tap控制器30控制连接器插槽检测电路板20中jtag芯片24设定边界扫描(boundaryscan)工作模式(步骤105)，并且假设正在进行测试的连接器插槽检测电路板20的连接器插槽连接器21为pci-e连接器时，该连接器插槽检测电路板20的jtag芯片24会被进一步设定为extest模式，其余未进行测试的连接器插槽检测电路板20中的jtag芯片24会被进一步设定为bypass模式。

通过上述设定后，tap控制器30发送对应的控制信号至对应的jtag芯片24以通过adc26、微处理器25或是开关27其中之一读取对应连接器插槽连接器21的检测引脚(检测引脚例如是：电源引脚、接地引脚、输入输出引脚以及差分输入输出引脚…等，在此仅为举例说明，并不以此局限本发明的应用范围)的检测信号，tap控制器30通过jtag芯片24所提供的检测信号以进行对应连接器插槽11引脚的导通检测(步骤105)。

在搜索主板原理图，确定测试目标引脚时，整条扫描链上的所有接口统一处理；具体收集参数和测试时，仍按类型进行分类；测试时，对扫描链中不参与测试的治具使用边界扫描bypass指令。如此，可以保证混插在一条扫描链上的所有测试治具都被高覆盖率的测试，且节省测试时间，与拆分成多链测试达到相同的测试效率。

综上所述，可知本发明与现有技术之间的差异在于于待检测电路板的连接器插槽上插设对应的连接器插槽检测电路板，并同时串接不同类型连接器插槽的连接器插槽检测电路板，通过tap控制器控制jtag芯片设定边界扫描以藉由adc、微处理器或是开关其中之一读取对应连接器插槽连接器的检测引脚的检测信号，tap控制器通过jtag芯片所提供的检测信号以进行对应连接器插槽引脚的导通检测。

借由此技术手段可以来解决现有技术所存在现有电路板上连接器插槽测试产生测试效率与覆盖率不足的问题，进而达成提高电路板上连接器插槽测试测试效率与覆盖率的技术功效。

虽然本发明所说明的实施方式如上，惟所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域中的本领域技术人员，在不脱离本发明所披露的精神和范围的前提下，可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。