本发明的所公开实施例涉及信号质量检测方案，且更具体而言，涉及一种根据二维标称采样点图案生成信号质量检测结果的信号质量检测电路及相关信号质量检测方法。
背景技术：
示波器是一种电子测试仪器，其允许观察不断变化的信号电源，且通常显示作为时间函数的一个或多个信号的二维图。因此，该示波器通常用于观察随着时间变化的电信号(例如，电压信号)的变化。为了确定信号特性，如幅度、频率、失真以及其他，可以分析所观察的波形。但是，使用示波器来测量处于测试中的设备的电信号的信号质量，相关准备工作非常麻烦。此外，需要该示波器使用探针来接收来自于处于测试中的设备的信号。然而，探针可能无法直接与处于测试中的设备接触，并且因此通过中间的介质/结构来与处于测试中的设备间接连接，因此，处于测试中的设备的该电信号的实际信号质量与所测试的信号质量可能不相同。
示波器相当昂贵，并不是每个制造商能够支付的。此外，示波器需要校准、维修等。因此，可能需要相当的示波器的维修费用。另外，需要大量的人力来使用示波器执行信号质量测量。因此，使用示波器来测量处于测试中的设备的电信号的信号质量并不是节省成本的方案。
因此，需要一种能够检测处于测试中的设备(例如，动态随机存取存储器)的电信号的实际信号质量而无需示波器的新型信号质量测试方案。
技术实现要素：
本发明的目标之一是提供一种根据二维标称采样点图案生成信号质量检测结果的信号质量检测电路及相关信号质量检测方法。
根据本发明的第一方面，公开一种实例性的信号质量检测电路。所述实例性的信号质量检测电路包括采样电路和比较电路。该采样电路用于根据多个标称采样点采样与目标设备相关的输入信号，并分别生成对应于该多个标称采样点的多个已采样比特，其中，该多个标称采样点由采样时间和采样参考电压的不同结合设置，且该多个标称采样点的数量大于4。该比较电路用于通过根据该多个已采样比特执行比较，生成信号质量检测结果。
根据本发明的第二方面，公开一种实例性的信号质量检测方法。该实例性的信号质量检测方法包括：通过采用时间和采样参考电压的不同结合设置该多个标称采样点，其中该多个标称采样点的数量大于4；根据该多个标称采样点采样与目标设备相关的输入信号，并分别生成对应于该多个标称采样点的多个已采样比特；以及通过根据该多个已采样比特执行比较，生成信号质量检测结果。
本发明通过采样时间和采样参考电压的不同结合来设置多个标称采样点，进而根据该多个标称采样点对输入信号进行采样，并生成已采样比特，根据已采样比特生成信号质量检测结果，从而实现测量设备的电信号的信号质量，成本低。
在阅读以下对各图及图式中所例示的优选实施例的详细说明之后，本发明的这些及其它目标无疑将对所属领域的技术人员显而易见。
附图说明
图1是例示根据标称采样点对输入信号执行的采样操作的示意图。
图2是例示根据本发明实施例的二维标称点图案的示意图。
图3是例示根据本发明实施例的信号质量检测电路的示意图。
图4是例示根据本发明实施例的具有内部信号质量检测电路的存储器芯片的示意图。
图5是例示根据本发明实施例的图3中采样电路和比较电路的一种电路设计的示意图。
图6是例示所提出的信号检测所生成的信号质量检测结果表明理想输入信号的“好”信号质量且无失真的情况的示意图。
图7是例示所提出的信号检测所生成的信号质量检测结果表明失真输入信号的“差”信号质量且有失真的情况的示意图。
图8是例示所提出的信号检测所生成的信号质量检测结果表明具有时间偏移的输入信号的“差”信号质量的情况的示意图。
图9是例示根据本发明实施例的图3中采样电路和比较电路的另一种电路设计的示意图。
具体实施方式
本说明书及权利要求书通篇中所用的某些用语指代特定部件。如所属领域的技术人员可以理解的是，电子设备制造商可利用不同名称来指代同一个部件。本文并非以名称来区分部件，而是以功能来区分部件。在以下说明书及权利要求书中，用语“包括”是开放式的限定词语，因此其应被解释为意指“包括但不限于…”。另外，用语“耦合”旨在意指间接电连接或直接电连接。因此，当一个装置耦合到另一装置时，则这种连接可以是直接电连接或通过其他装置及连接部而实现的间接电连接。
图1是根据标称采样点对输入信号执行的采样操作的示意图。如图1所示，通过采样时间tsp和采样参考电压vref的结合来设置标称采样点spn。在本示例中，输入信号sin用于传输比特序列“101”，其中每个比特在一个比特周期tbit内传输。在第一比特周期tbit内，在标称采样点spn的采样时间tsp时，对电压vsp进行采样，并将该已采样电压vsp与该标称采样点spn的采样参考电压vref进行比较。由于已采样电压vsp高于该采样参考电压vref(即vsp>vref)，在第一比特周期tbit内所获得的已采样电压vsp所表示的已采样比特被判断为“1”。
在第二比特周期tbit内，在标称采样点spn的采样时间tsp时，对电压vsp进行采样，并将该已采样电压vsp与该标称采样点spn的采样参考电压vref进行比较。由于已采样电压vsp低于该采样参考电压vref(即vsp<vref)，在第二比特周期tbit内所获得的已采样电压vsp所表示的已采样比特被判断为“0”。
在第三比特周期tbit内，在标称采样点spn的采样时间tsp时，对电压vsp进行采样，并将该已采样电压vsp与该标称采样点spn的采样参考电压vref进行比较。由于已采样电压vsp高于该采样参考电压vref(即vsp>vref)，在第一比特周期tbit内所获得的已采样电压vsp所表示的已采样比特被判断为“1”。
图1显示了传输该比特序列“101”的输入信号的理想波形而无信号失真。但是，传输该比特序列“101”的输入信号的实际波形可能由于某些因素而存在失真。因此，使用如图1所示的标称采样点spn不能从具有失真波形的该输入信号sin中正确地恢复已采样比特“1”,“0”和“1”。如果该输入信号sin的信号质量已知，信号质量可以提供配置硬件电路所需的信息，以正确地从输入信号sin中获得已采样比特。相对于使用示波器的现有信号质量测量设计，本发明提出使用标称采样点图案来实现所需的信号质量检测。
图2是根据本发明实施例的二维标称点图案的示意图。在本示例中，可以通过六边形来简单建模输入信号的眼图案(eyepattern)。因此，通过多个标称采样点(例如，九个标称采样点spn和spn_1-spn_8)所定义的标称采样点图案可以用于信号质量检测。举例说明，当不限于此，根据时钟频率、半导体工艺等，可以选择用于信号质量检测的该标称采样点spn和spn_1-spn_8。如图2所示，除了中心标称采样点spn(其是通过采样时间tsp和采样参考电压vref而设置的)，也选择相邻标称采样点spn_1-spn_8，其中通过采样时间tsp-δt和采样参考电压vref-δv的结合来设置该标称采样点spn_1，通过采样时间tsp和采样参考电压vref-δv的结合来设置该标称采样点spn_2，通过采样时间tsp+δt和采样参考电压vref-δv的结合来设置该标称采样点spn_3，通过采样时间tsp-δt和采样参考电压vref的结合来设置该标称采样点spn_4，通过采样时间tsp+δt和采样参考电压vref的结合来设置该标称采样点spn_5，通过采样时间tsp-δt和采样参考电压vref+δv的结合来设置该标称采样点spn_6，通过采样时间tsp和采样参考电压vref+δv的结合来设置该标称采样点spn_7，以及通过采样时间tsp+δt和采样参考电压vref+δv的结合来设置该标称采样点spn_8。在本示例中，通过采样时间和采样参考电压的不同组合来设置标称采样点spn和spn_1-spn_8，其中不同的采样参考电压vref-δv、vref和vref+δv是等距的，并且不同的采样时间tsp-δt、tsp和tsp+δt是等距的。但是，此仅用作示意目的，并不用于限制本发明。可选地，根据实际设计考虑，可以将用于配置不同标称采样点的不同采样参考电压设置成其他电压值，和/或根据实际设计考虑，可以将用于配置不同标称采样点的不同采样时间设置成其他时间值。为了使其简化，如图2所示的标称采样点图案仅用作示意目的，并不用于限制本发明。
根据标称采样点spn和spn_1-spn_8所获得的已采样比特用于信号质量检测。例如，当一个标称采样点在输入信号sin的比特周期内获得的一个已采样比特与另一个标称采样点在输入信号sin的同一比特周期内获得的另一个已采样比特不相同时，可以认为该输入信号sin具有失真波形，并且可以相应地确定失真位置。基于此现象，本发明提出信号质量检测电路，其根据标称采样点图案对输入信号sin执行信号质量检测，如图2所示的标称采样点图案。
该所提出的信号质量检测电路可以用于检测制造商提出的信号质量检测要求。例如，通过适当地设置时间差δt，可以检查建立/保持时间要求，并且通过适当地设置电压差δv可以检查电压要求。如果该所提出的信号质量检测电路表示信号质量好，则意味着均满足建立/保持时间要求和电压要求，从而满足制造商提出的信号质量检测要求。
图3是根据本发明实施例的信号质量检测电路的示意图。该信号质量检测电路300包括电压生成器302、时钟生成器304、采样电路306和比较电路308。在一个示例性设计中，电压生成器302和时钟生成器304可以是该信号质量检测电路300的专用器件。在另一个示例性设计中，电压生成器302和时钟生成器304可以是该信号质量检测电路300和其他信号处理电路所共享的通用器件。电压生成器302用于提供不同的采样参考电压vref-δv,vref和vref+δv。时钟生成器304用于提供具有相同频率且不同相位的多个时钟clk1,clk2和clk3。例如，当采样电路306是上边沿触发时，时钟clk1,clk2和clk3的上边沿可以用于提供不同的采样时间tsp-δt,tsp和tsp+δt。又例如，当采样电路306是下降沿触发时，时钟clk1,clk2和clk3的下降沿可以用于提供不同的采样时间tsp-δt,tsp和tsp+δt。
采样电路306用于根据多个标称采样点(例如，spn和spn_1-spn_8)采样与目标设备(例如，存储器芯片)相关的输入信号sin，并分别生成对应于标称采样点的多个已采样比特(统一用“sb”表示)，其中通过采样时间和采样参考电压的不同结合来设置这些标称采样点。视所使用的标称采样点图案而定，标称采样点的数量大于4。在如图2所示的标称采样点图案或者使用更大标称采样点图案的情况下，标称采样点的数量不小于9。比较电路308用于通过根据采样电路306获得的已采样比特sb执行比较而生成信号质量检测结果。
在一个示例性应用中，由信号质量检测电路300检查的具有输入信号的目标设备可以是存储器芯片，如低功耗双数据速率存储器(low-powerdouble-data-ratememory，lpddr4)芯片。信号质量检测电路300可以是集成在该存储器芯片内，以提供片上(on-chip)信号质量检测功能。图4是根据本发明实施例的具有内部信号质量检测电路的存储器芯片的示意图。举例说明，但不限于此，存储器芯片400可以是lpddr4芯片。如图4所示，该存储器芯片400包括存储器电路402(用“ckt”表示)，其可以包括存储器单元、读电路、写电路、自刷新电路等。因此，该存储器电路ckt接收来自于该存储器芯片400的多个数字引脚pdata的多个数字信号，接收来自于该存储器芯片400的多个命令引脚pcmd的多个命令信号，接收来自于该存储器芯片400的多个地址引脚paddr的多个地址信号，以及生成多个输出信号(例如，存储器读出(memoryreadout)信号)至该存储器芯片400的多个输出引脚pout。该数字信号、命令信号和地址信号可以从存储控制器(未示出)传输至该存储器芯片400，并且，该输出信号从该存储器芯片400传输至该存储控制器(未示出)。
由信号质量检测电路300所检查的该输入信号sin可以由该存储器芯片400的一个数据引脚pdata来接收，由该存储器芯片400的一个命令引脚pcmd来接收，由该存储器芯片400的一个地址引脚paddr来接收，或者是被生成至该存储器芯片400的一个输出引脚pout的输出信号的回送信号。换句话说，信号质量检测电路300可以用于判断由该存储器芯片400所正确接收的该输入信号sin的信号质量，并且可以用于判断从该存储器芯片400中所正确发送的该输入信号sin的信号质量。另外，基于该输入信号sin的所检测的信号质量，存储器芯片400可以适当用于设置/调整标称采样点spn，其用于恢复通过该输入信号sin传输的比特。
关于存储器芯片400，其具有多路复用器(multiplexer，mux)404，该多路复用器包括与数据引脚pdata、命令引脚pcmd、地址引脚paddr和输出引脚pout耦接的多个输入端口，数据引脚pdata、命令引脚pcmd和地址引脚paddr与该存储器电路402的接收器(receiver，rx)端相关，输出引脚pout与该存储器电路402的发送器(transmitter，tx)端相关。该多路复用器404的输出端口与信号质量检测电路300耦接。这样，通过该多路复用器404的适当的信号选择控制，相同的信号质量检测电路300可以用于对存储器芯片400接收的一个输入信号执行信号质量检测，并输出从存储器芯片400中发送的信号，然后再用于对存储器芯片400接收的另一个输入信号执行信号质量检测，并输出从存储器芯片400中发送的信号。通过编程该存储器芯片400的模式寄存器(moderegister，mr)406来实现多路复用器404的信号选择控制。也就是说，通过调整存储在模式寄存器406内的一个或者多个比特来切换输入信号sin的源。此外，可以将由信号质量检测电路300生成的信号质量检测结果sq写入到存储器芯片400的模式寄存器408内，并且，通过在存储器芯片400的模式寄存器410内设置比特，可以调整信号质量检测电路的配置。应注意，视实际设计考虑而定，模式寄存器406、408和410可以使用同一个模式寄存器或者不同模式寄存器来实现。下面将进一步详细说明信号质量检测电路300。
图5是根据本发明实施例的图3中采样电路306和比较电路308的一种电路设计的示意图。为了降低硬件复杂度和生产成本，在输入信号sin的三个比特周期内可以获取对应于标称采样点spn和spn_1-spn_8的已采样比特。在本实施例中，采样电路306包括多个采样保持电路(用“s/h”表示)502、504、506，多路复用器510以及多个比较器512、514、516。比较电路308包括多个比较器522、524。采样保持电路502、504和506中的每个由在时钟输入端口处接收的时钟来触发，以采样在输入端口处接收的电压输入，然后，在输入端口处保持已采样电压。如图5所示，将同一输入信号sin馈入到所有采样保持电路502、504和506的输入端口。如上所述，时钟clk1、clk2、clk3具有相同的频率和不同的相位，从而时钟clk1、clk2、clk3用于提供不同的采样时间tsp-δt,tsp,tsp+δt。如图5所示，将时钟clk1馈入到采样保持电路502的时钟输入端口，将时钟clk2馈入到采样保持电路504的时钟输入端口，并将时钟clk3馈入到采样保持电路506的时钟输入端口。这样，在同一比特周期内的不同采样时间tsp-δt,tsp,tsp+δt，采样保持电路502、504和506对输入信号sin的波形进行采样。在采样保持电路502、504和506的输出端口处保持已采样电压，并分别提供至比较器512、514和516。
比较器512、514和516从多路复用器510的输出端口接收同一采样参考电压。比较器512用于比较由前面的采样保持电路502所生成的已采样电压与接收的采样参考电压，以生成已采样比特b1。比较器514用于比较由前面的采样保持电路504所生成的已采样电压与接收的采样参考电压，以生成已采样比特b2。比较器516用于比较由前面的采样保持电路506所生成的已采样电压与接收的采样参考电压，以生成已采样比特b3。关于本实施例中的比较器512、514和516中的每个，当已采样电压高于采样参考电压时，将比较结果(即已采样比特)设置成逻辑高电平“1”，以及当已采样电压不高于采样参考电压时，将比较结果(即已采样比特)设置成逻辑低电平“0”。
在一个比特周期内，根据三个标称采样点获得三个已采样比特b1、b2和b3。由于在输入信号sin的在同一比特周期内获取这三个已采样比特b1、b2和b3，如果在该比特周期内该输入信号sin没有失真，则已采样比特b1、b2和b3应该具有相同的值。这样，将采样电路306生成的这三个已采样比特b1、b2和b3传输至比较电路308，以用于信号质量评估。根据三个标称采样点获得已采样比特b1、b2和b3，这三个标称采样点包括一个中间标称采样点和两个相邻标称采样点。在本实施例中，通过比较根据中间标称采样点所获得的已采样比特b2与根据两个相邻标称采样点所获得的已采样比特b1和b3中的每个，比较电路308生成与这三个标称采样点相关的部分信号质量检测结果。比较器522用于比较已采样比特b1与b2，以生成一个比特q1，该比特q1表示与两个标称采样点相关的信号质量。比较器524用于比较已采样比特b2与b3，以生成一个比特q2，该比特q2表示与两个标称采样点相关的信号质量。
关于比较器522，当已采样比特b1和b2相同时，将比较结果(即比特q1)设置成“0”，以表示“好”信号质量，而当已采样比特b1和b2不相同时，将比较结果(即比特q1)设置成“1”，以表示“差”信号质量。关于比较器524，当已采样比特b2和b3相同时，将比较结果(即比特q2)设置成“0”，以表示“好”信号质量，而当已采样比特b2和b3不相同时，将比较结果(即比特q2)设置成“1”，以表示“差”信号质量。但是，这仅用作示意目的，并不用于限制本发明。可选地，可以修改比较电路308来输出“1”以表示“好”信号质量，并输出“0”以表示“差”信号质量。
在本实施例中，在输入信号sin的多个比特周期(例如，输入信号sin的三个比特周期)内，采样电路306获得与标称采样点spn和spn_1-spn_8相关的已采样比特。这样，多路复用器510用于逐个地输出采样参考电压vref-δv、vref和vref+δv。例如，在第一比特周期内，将采样参考电压vref-δv提供给比较器512、514和516，在位于该第一比特周期后面的第二比特周期内，将采样参考电压vref提供给比较器512、514和516，在位于第二比特周期后面的第三比特周期内，将采样参考电压vref+δv提供给比较器512、514和516。
图6是所提出的信号检测所生成的信号质量检测结果表明理想输入信号的“好”信号质量而无失真的情况的示意图。在第一比特周期tbit内，由于相关的已采样电压均高于采样参考电压vref-δv的事实，对应于标称采样点spn_1、spn_2和spn_3的已采样比特均为1。假设用“0”表示“好”信号质量，且用“1”表示“差”信号质量。这样，图5中的比较电路308生成的比特q1和q2相应地均被设置成0。在第二比特周期tbit内，由于相关的已采样电压均低于采样参考电压vref的事实，对应于标称采样点spn_4、spn和spn_5的已采样比特均为0。这样，图5中的比较电路308生成的比特q1和q2相应地均被设置成0。在第三比特周期tbit内，由于相关的已采样电压均高于采样参考电压vref+δv的事实，对应于标称采样点spn_6、spn_7和spn_8的已采样比特均为1。这样，图5中的比较电路308生成的比特q1和q2相应地均被设置成0。由于信号质量检测电路300生成的信号质量检测结果sq仅由0组成，该信号质量检测结果sq表示输入信号具有较好的信号质量。在输入信号sin为由存储器芯片400实际接收的数据信号、命令信号或者地址信号的情况下，信号质量检测所使用的标称采样点图案的中心标称采样点spn可以直接用于恢复在该输入信号sin的后面的比特周期内发送的比特。
图7是所提出的信号检测所生成的信号质量检测结果表明失真输入信号的“差”信号质量而有失真的情况的示意图。在第一比特周期tbit内，由于相关的已采样电压均高于采样参考电压vref-δv的事实，对应于标称采样点spn_1和spn_2的已采样比特均为1，并且，由于相关的已采样电压低于采样参考电压vref-δv的事实，对应于标称采样点spn_3的已采样比特均为0。假设用“0”表示“好”信号质量，且用“1”表示“差”信号质量。这样，图5中的比较电路308生成的比特q1和q2分别被设置成0和1。在第二比特周期tbit内，由于相关的已采样电压高于采样参考电压vref的事实，对应于标称采样点spn_4的已采样比特为1，并且，由于相关的已采样电压均低于采样参考电压vref的事实，对应于标称采样点spn和spn_5的已采样比特为0。这样，图5中的比较电路308生成的比特q1和q2分别被设置成1和0。在第三比特周期tbit内，由于相关的已采样电压均高于采样参考电压vref+δv的事实，对应于标称采样点spn_6和spn_8的已采样比特均为1，并且，由于相关的已采样电压低于采样参考电压vref+δv的事实，对应于标称采样点spn_7的已采样比特为0。这样，图5中的比较电路308生成的比特q1和q2均被设置成1。由于信号质量检测电路300生成的信号质量检测结果sq由0和1组成，该信号质量检测结果sq表示输入信号具有较差的信号质量，其中包含在信号质量检测结果sq内的每位“1”也表示信号错误(例如，信号失真)的位置。当信号质量检测电路300在存储器芯片400中实现时，存储控制器(未示出)可以参考信号质量检测结果sq(其表示“差”信号质量)，以适当地调整存储器存取设置，如时间设置、电压设置、频率设置、驱动电流设置等。另外，考虑到输入信号sin为由存储器芯片400实际接收的数据信号、命令信号或者地址信号的情况，可以适当地调整信号质量检测所使用的标称采样点图案的中心标称采样点spn，然后直接用于恢复在该输入信号sin的后面的比特周期内发送的比特。
图8是例示所提出的信号检测所生成的信号质量检测结果表明具有时间偏移的输入信号的“差”信号质量的情况的示意图。在本示例中，如图8所示的输入信号sin的波形与如图6所示的输入信号sin的波形相同，但是，由于某些因素，使得如图8所示的输入信号sin的时间发生偏移。在第一比特周期tbit内，由于相关的已采样电压均高于采样参考电压vref-δv的事实，对应于标称采样点spn_1、spn_2和spn_3的已采样比特均为1。假设用“0”表示“好”信号质量，且用“1”表示“差”信号质量。这样，图5中的比较电路308生成的比特q1和q2相应地均被设置成0。在第二比特周期tbit内，由于相关的已采样电压高于采样参考电压vref的事实，对应于标称采样点spn_4的已采样比特为1，并且，由于相关的已采样电压均低于采样参考电压vref的事实，对应于标称采样点spn和spn_5的已采样比特均为0。这样，图5中的比较电路308生成的比特q1和q2分别被设置成1和0。在第三比特周期tbit内，由于相关的已采样电压均高于采样参考电压vref+δv的事实，对应于标称采样点spn_7和spn_8的已采样比特均为1，并且，由于相关的已采样电压低于采样参考电压vref+δv的事实，对应于标称采样点spn_6的已采样比特为0。这样，图5中的比较电路308生成的比特q1和q2分别被设置成1和0。由于信号质量检测电路300生成的信号质量检测结果sq由0和1组成，该信号质量检测结果sq表示输入信号具有较差的信号质量，其中包含在信号质量检测结果sq内的每位“1”也表示信号错误(例如，信号时间偏移)的位置。当信号质量检测电路300在存储器芯片400中实现时，存储控制器(未示出)可以参考信号质量检测结果sq(其表示“差”信号质量)，以适当地调整存储器存取设置，如时间设置、电压设置、频率设置、驱动电流设置等。另外，考虑到输入信号sin为由存储器芯片400实际接收的数据信号、命令信号或者地址信号的情况，可以适当地调整信号质量检测所使用的标称采样点图案的中心标称采样点spn，然后直接用于恢复在该输入信号sin的后面的比特周期内发送的比特。
如图5所示的低复杂度和低成本的电路设计可以用于实现信号质量检测电路300的采样电路306和比较电路308，其中可以在输入信号sin的多个比特周期(例如，输入信号sin的三个比特周期)内获得与标称采样点spn和spn_1-spn_8相关的已采样比特。但是此仅用作示意目的，并不用于限制本发明。可选地，可以在输入信号sin的单个比特周期内获得与标称采样点spn和spn_1-spn_8相关的已采样比特。
图9是根据本发明实施例的图3中采样电路306和比较电路308的另一种电路设计的示意图。在本实施例中，采样电路306包括多个采样保持电路(用“s/h”表示)801-809和多个比较器811-819。比较电路308包括多个比较器821-828。采样保持电路801-809中的每个由在时钟输入端口处接收的时钟来触发，以采样在输入端口处接收的电压输入，然后，在输入端口处保持已采样电压。如图9所示，将同一输入信号sin馈入到所有采样保持电路801-809的输入端口。将时钟clk1馈入到三个采样保持电路801-803的时钟输入端口，将时钟clk2馈入到三个采样保持电路804-806的时钟输入端口，并将时钟clk3馈入到三个采样保持电路807-809的时钟输入端口。进一步地，采样保持电路801-809分别生成已采样电压至后面的比较器811-819。在本实施例中，将采样参考电压vref-δv提供给三个比较器813、816、和819，将采样参考电压vref提供给三个比较器812、815、和818，将采样参考电压vref+δv提供给三个比较器811、814、和817。这样，在输入信号sin的单个比特周期内，可以获得对应于所有标称采样点spn和spn_1-spn_8的已采样比特。
在本实施例中，通过比较已采样比特b5(其是根据信号质量检测所使用的标称采样点图案的中心标称采样点spn而获得的)与已采样比特b1-b4和b6-b9(其是根据信号质量检测所使用的标称采样点图案的中心标称采样点spn_1-spn_8而获得的)中的每个，比较电路308生成与标称采样点spn和spn_1-spn_8相关的信号质量检测结果sq。因此，比较器821根据已采样比特b1和b5来决定比较结果q1，比较器822根据已采样比特b2和b5来决定比较结果q2，比较器823根据已采样比特b3和b5来决定比较结果q3，比较器824根据已采样比特b4和b5来决定比较结果q4，比较器825根据已采样比特b6和b5来决定比较结果q5，比较器826根据已采样比特b7和b5来决定比较结果q6，比较器827根据已采样比特b8和b5来决定比较结果q7，并且，比较器828根据已采样比特b9和b5来决定比较结果q8。在阅读关于图5中的电路设计的上述段落之后，由于本领域的技术人员很容易理解图9中的电路设计的详细说明，为了简洁，此处省略进一步的说明
所属领域的技术人员易知，可在保持本发明的教示内容的同时对装置及方法作出诸多修改及变动。因此，以上公开内容应被视为仅受随附权利要求书的范围的限制。