一种雷达波形产生模块的制作方法

本实用新型属于雷达技术领域，特别涉及一种雷达波形产生模块。

背景技术：

随着雷达技术的发展，为了提高雷达的检测性能，脉冲压缩技术应用越来越广，就需要产生形式多样的一定宽度的脉冲波形信号，同时为了提高雷达自身工作的可靠性，需要产生雷达自检信号实现雷达的实时状态检测。

传统的雷达波形产生模块通常结构复杂，价格昂贵。

技术实现要素：

本实用新型为了克服上述现有技术的不足，提供了一种结构简单、成本低廉、稳定性好的雷达波形产生模块。

为实现上述目的，本实用新型采用了以下技术措施：

一种雷达波形产生模块包括信号输入输出模块、FPGA控制模块、DDS波形产生模块、巴伦转换模块、放大滤波模块、存储模块以及编程端口，所述信号输入输出模块与FPGA控制模块之间双向通信连接，所述FPGA控制模块的输出端连接DDS波形产生模块的输入端，所述DDS波形产生模块的输出端连接巴伦转换模块的输入端，所述存储模块、编程端口均与FPGA控制模块之间双向通信连接，编程端口的输出端连接存储模块的输入端，所述巴伦转换模块的输出端连接放大滤波模块的输入端。

本实用新型还可以通过以下技术措施进一步实现。

优选的，所述信号输入输出模块包括第一双向十六位收发器以及第二双向十六位收发器，所述第一双向十六位收发器的输出端连接FPGA控制模块的输入端，所述FPGA控制模块的输出端连接第二双向十六位收发器的输入端。

优选的，所述放大滤波模块包括第一滤波器、放大器、第二滤波器，所述第一滤波器的输入端连接巴伦转换模块的输出端，第一滤波器的输出端连接放大器的输入端，所述放大器的输出端连接第二滤波器的输入端。

优选的，所述第一双向十六位收发器和第二双向十六位收发器的芯片型号均为美国IDT公司生产的74FCT163245CPV芯片。

优选的，所述FPGA控制模块的芯片型号为美国ALTERA公司生产的EP20K200EFI484-2X芯片。

进一步的，所述DDS波形产生模块的芯片型号为美国Analog Devices公司生产的AD9854ASQ芯片；所述巴伦转换模块包括巴伦转换器，所述巴伦转换器的芯片型号为美国Mini-Circuits公司生产的ADTT1-1芯片。

进一步的，所述第一滤波器为低通滤波器，第二滤波器为带通滤波器；所述放大器的型号为美国Mini-Circuits公司生产的ERA-5单片射频放大器。

进一步的，所述存储模块包括两个并联的EPC2LI20芯片。

本实用新型的有益效果在于：

1)、本实用新型包括信号输入输出模块、FPGA控制模块、DDS波形产生模块、巴伦转换模块、放大滤波模块、存储模块以及编程端口，所述FPGA控制模块的芯片型号为美国ALTERA公司生产的EP20K200EFI484-2X芯片，其具有526000个逻辑单元，106496位RAM，376个I/O口，资源丰富价格较低，稳定性好，极大地节约了本实用新型的设计成本，因此本实用新型的结构简单，成本低廉，稳定性好，易于实现。

值得特别指出的是：本实用新型只保护由上述物理部件以及连接各个物理部件之间的线路所构成的装置或者物理平台，而不涉及其中的软件部分。

2)、所述第一双向十六位收发器和第二双向十六位收发器的芯片型号均为美国IDT公司生产的74FCT163245CPV芯片；FPGA控制模块的芯片型号为美国ALTERA公司生产的EP20K200EFI484-2X芯片；所述DDS波形产生模块的芯片型号为美国Analog Devices公司生产的AD9854ASQ芯片；所述巴伦转换模块包括巴伦转换器，所述巴伦转换器的芯片型号为美国Mini-Circuits公司生产的ADTT1-1芯片；上述多个特定型号的部件互相配合，实现了本实用新型的最优设计。

3)、EPC2LI20芯片可以使用两片或多片并联使用，大大增加了本实用新型的存储空间。

附图说明

图1为本实用新型的电路组成框图；

图2为本实用新型的EPC2LI20芯片并联使用电路连接图；

图3为本实用新型的一个具体实施例的应用控制时序图。

图中的附图标记含义如下：

10—信号输入输出模块 11—第一双向十六位收发器

12—第二双向十六位收发器 20—FPGA控制模块

21—波形形式识别及分类输送频率参数单元

22—线性调频频率寄存器 23—非线性调频频率累加器

24—单载频频率存储器 25—控制逻辑参数输出单元

30—DDS波形产生模块 40—巴伦转换模块

50—放大滤波模块 51—第一滤波器

52—放大器 53—第二滤波器

60—存储模块 70—编程端口

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，一种雷达波形产生模块包括信号输入输出模块10、FPGA控制模块20、DDS波形产生模块30、巴伦转换模块40、放大滤波模块50、存储模块60以及编程端口70，所述信号输入输出模块10用于接收并驱动频率参数和波形触发信号，将驱动后的频率参数和波形触发信号送入FPGA控制模块20的输入端，信号输入输出模块10接收来自FPGA控制模块20的门套信号，并对所述门套信号进行驱动后输出；所述FPGA控制模块20的输出端与DDS波形产生模块30的输入端相连；DDS波形产生模块30用于输出差分信号至巴伦转换模块40的输入端，DDS波形产生模块30的时钟输入端连接240MHz的外部时钟信号；巴伦转换模块40用于将所述差分信号转换为模拟单输出信号，巴伦转换模块40的输出端连接放大滤波模块50的输入端；存储模块60用于保存FPGA控制模块20的控制程序，在上电时将控制程序加载到FPGA控制模块20中；编程端口70用于读取FPGA控制模块20的控制程序，以及向存储模块60写入控制程序。

所述编程端口70为JTAG编程端口，选用双列直插插针，既可向FPGA控制模块20读出程序，又可向存储模块60写入程序。

具体的，所述信号输入输出模块10包括第一双向十六位收发器11以及第二双向十六位收发器12，所述第一双向十六位收发器11用于接收并驱动频率参数和波形触发信号，将驱动后的频率参数和波形触发信号送入FPGA控制模块20的输入端；第二双向十六位收发器12用于接收来自FPGA控制模块20的门套信号，并对所述门套信号进行驱动后输出，门套信号由一组方波脉冲信号组成，作为发射开关的控制信号。

所述放大滤波模块50包括第一滤波器51、放大器52、第二滤波器53，所述第一滤波器51的输入端连接巴伦转换模块40的输出端，第一滤波器51的输出端连接放大器52的输入端，所述放大器52的输出端连接第二滤波器53的输入端，所述第二滤波器53的输出端输出雷达波形。

具体的，所述第一滤波器51为低通滤波器，用来滤除DDS波形产生模块30输出的高频信号；第二滤波器53为带通滤波器，用来滤除放大器52输出的谐波信号。

所述第一双向十六位收发器11和第二双向十六位收发器12的芯片型号均为美国IDT公司生产的74FCT163245CPV芯片；所述FPGA控制模块20的芯片型号为美国ALTERA公司生产的EP20K200EFI484-2X芯片。具有526000个逻辑单元，106496位RAM，376个I/O口，资源丰富价格较低，具有很高的性价比。

所述DDS波形产生模块30的芯片型号为美国Analog Devices公司生产的AD9854ASQ芯片，具备300MHz内部时钟，允许输出信号频率为150MHz，数字调频输出频率可达100MHz，DDS核具有48位的频率分辨率，输出17位相位截断保证了良好的无杂散动态范围，8位可编程并口控制。本实用新型中外部提供240MHz时钟信号，DDS波形产生模块30输出的是载频10MHz的脉冲调制信号。

所述巴伦转换模块40包括巴伦转换器，所述巴伦转换器的芯片型号为美国Mini-Circuits公司生产的ADTT1-1芯片，用于将AD9854ASQ芯片输出的差分信号转换为模拟单输出信号。

所述放大器52的型号为美国Mini-Circuits公司生产的ERA-5单片射频放大器，用于把产生的雷达波形放大到所要的幅度。

如图2所示，所述存储模块60包括两个并联的EPC2LI20芯片，用于把FPGA控制模块20的控制程序保存下来，在上电时把控制程序加载到FPGA控制模块20中；由于一片EPC2LI20芯片存储空间不够，可以使用两片或多片EPC2LI20并联使用。

本实用新型在使用时，可以与现有技术中的软件配合来进行使用。下面结合现有技术中的软件对本实用新型的工作原理进行描述，但是必须指出的是：与本实用新型相配合的软件不是本实用新型的创新部分，也不是本实用新型的组成部分。

所述FPGA控制模块20是本雷达波形产生模块的控制核心，所述FPGA控制模块20接收80MHz的外部时钟信号，所述FPGA控制模块20按写入的程序将内部按功能需要归划成波形形式识别及分类输送频率参数单元21、线性调频频率寄存器22、非线性调频频率累加器23、单载频频率存储器24以及控制逻辑参数输出单元25，所述波形形式识别及分类输送频率参数单元21用于接收第一双向十六位收发器11驱动后的频率参数和波形触发信号，生成频率控制字分别送入线性调频频率寄存器22、非线性调频频率累加器23、单载频频率存储器24的输入端；控制逻辑参数输出单元25用于读取存储于线性调频频率寄存器22、非线性调频频率累加器23、单载频频率存储器24内的频率控制字，送到DDS波形产生模块30的输入端，控制DDS波形产生模块30生成所要的波形信号；所述编程端口70的引脚TCK、引脚TMS、引脚TDI、引脚TDO分别与FPGA控制模块20的引脚TCK、引脚TMS、引脚TDI、引脚TDO相连；存储模块60的引脚TCK、引脚TMS、引脚TDI、引脚TDO分别与FPGA控制模块20的引脚TCK、引脚TMS、引脚TDI、引脚TDO相连。

频率参数包括导前触发、发射触发、测试触发，图3中给出了一个雷达工作期间内导前触发、发射触发、测试触发的时序关系。雷达波形产生模块首先接收到导前触发-2τ(τ为1μS)位置的脉冲下降沿作为每个周期的起始基准，过2τ时间雷达波形产生模块接收到发射触发的0τ位置的脉冲下降沿，延迟1τ时间，产生发射激励信号的第一个调制短脉冲信号(非线性调频为2μS，线性调频为5μS)；过105τ时间波形产生模块接收到发射触发的105τ位置的脉冲下降沿，延迟1τ时间，产生发射激励信号的第二个调制长脉冲信号(非线性调频为100μS，线性调频为100μS)；经过雷达接收时间后，波形产生模块接收到测试触发信号的测试触发位置的下降沿，产生测试信号的调制长脉冲信号(非线性调频为100μS，线性调频为100μS)；如果雷达不在工作时，波形产生模块接收到测试触发的工作区模目位置的下降沿，延迟1μS时间，产生测试信号的模目调制长脉冲信号(非线性调频为100μS，线性调频为100μS)。

雷达波形产生模块既可产生雷达正常工作用的线性调频信号和非线性调频信号，又可以产生雷达自检时的两种测试信号，分别为线性调频信号和非线性调频信号，可以广泛应用在脉冲多普勒雷达﹑脉冲压缩雷达﹑动目标显示雷达等领域。