本发明涉及雷达料位计(RLG)。
背景技术：
最近一代的汽车雷达系统包括77GHz雷达收发器以及合适的处理电路系统。这样的系统适于从12V电池电源接收电力，并且具有相对高的测量更新速率，例如每秒10次或甚至100次测量数量级。为了获得足够快的处理，软件代码以及数据被存储在快速(但易失性的)存储器中，例如SRAM中。使用在系统每次启动时由处理器执行的引导加载器(boot-loader)，将软件代码从非易失性存储器(例如闪速存储器)加载到SRAM中。通常的启动时间大约为1秒钟。
这样的雷达系统通常具有相对宽的带宽，例如至少1GHz。这使得这样的雷达系统在罐或其他容器中的雷达料位测量技术领域中可能是有用的，在该技术领域中，通常需要1GHz或更大的带宽来获得足够的分辨率和准确度。由于这些系统适用于汽车产业，且可以保持低的制造成本，因此制造量非常大。因此，如果这样的系统可以用于雷达料位测量，例如，用于监测罐或其他容器中的液体或固体的料位，将是有益的。
注意，大量生产的雷达系统(例如对于汽车产业而言)不是一个新概念。然而，先前可用的系统已经在其他频率范围内(例如在24GHz区域内)工作，其中，仅受限的带宽是公开可用的，即，从监管角度看是允许的。因此，这样的先前可用的雷达系统尽管从成本角度看是同样有益的，但对于高性能雷达料位测量而言，带宽不足。
然而，RLG雷达系统的要求与汽车系统的要求显著不同。尤其是，能量消耗的不同方面至关重要。虽然汽车中的雷达系统通常具有来自12V 电源的几乎无限制的电力，但许多雷达料位计由从双线式控制回路(例如 4mA-20mA控制回路)提取的能量来供电，在这种情况下，最坏情况下的可用电力被限制在几十mW。例如，在4mA的低控制电流和大约10V 的可用电压下，仅有40mWs可用于为RLG供电。按照惯例，在RLG 中使用能量储存装置以在连续测量周期中的每一个周期的部分期间周期性地提供更高的电力，但是在每秒一次测量或更多次测量的数量级的典型更新速率的情况下，测量周期内可用的总能量也很有限。另一类别的雷达料位计是电池供电的，在这种情况下，可用电力可能更大，但是能量消耗必须最小化，以便确保电池具有令人满意的使用寿命。
如果在RLG中使用根据上文的雷达系统，则这些对能源消耗的限制引入了一些特定的挑战：
1)在各次测量之间，雷达系统必须关闭，以节省电力并积累能量。结果，对于每次测量，雷达系统的任何启动过程都必须重复，例如将软件代码传送至快速存储器(SRAM)，从而将更新速率降低到可接受的更新速率以下。
2)将软件代码从非易失性存储器传送至快速存储器所需的能量通常为100mWs数量级，例如大约400mWs。即使可以从4mA-20mA控制回路(给定的足够的时间)中提取这样数量的能量，仍需要大量的能量储存容量。这样的能量储存容量与大的电路板面积和大成本相关联。
技术实现要素：
本发明的一般目的是解决这些挑战，并且提供一种雷达料位计，该雷达料位计具有适于大规模生产还适应于功耗和能量消耗特定要求的电路系统。
例如，如果旨在针对汽车市场大量生产的雷达系统可以适用于雷达料位计，这将在成本和空间方面表现出显著的优势。
根据本发明的第一方面，通过用于确定罐中物品的填充料位的雷达料位计来实现该目的和其他目的，该雷达料位计包括：收发器电路系统，其被配置成生成和发射电磁发射信号并且接收电磁返回信号；处理电路系统，其连接至收发器电路系统并且被配置成基于发射信号与返回信号之间的关系来确定填充料位；临时能量储存装置，其用于储存来自能量源的能量，该能量源被选择作为以下中的至少一个：电力受限的电力接口和本地能量受限的能量源；电力管理电路系统，其被配置成将电力从能量储存装置分配给收发器电路系统和处理电路系统；以及通信电路系统，其被连接以从处理电路系统接收测量数据，并且将测量数据传达至雷达料位计的外部。处理电路系统包括：易失性高速工作存储器；第一处理单元，其连接至易失性高速工作存储器，第一处理单元具有激活模式和非激活模式，在激活模式下，第一处理单元被开启并且访问工作存储器，在非激活模式下，第一处理单元被关闭；存储器加载功能件，其被配置成将软件代码从非易失性存储器传送到易失性高速工作存储器中，其中，存储器加载功能件还被配置成将软件代码划分成多个较小部分，并且一次传送一个这样的较小部分。
通过将要传送的软件代码划分成多个较小部分，完成传送一个这样的较小部分所需的能量可以足够小，以允许可行大小和成本的能量存储容量。
如上面所提及的，使用处理器运行的引导加载器(processor-run boot loader)来传送所需软件代码所需要的总能量可能高达400mWs。通过将该软件代码划分成40个较小的部分，10mWs数量级的能量存储是足够的。
在一些实施方式中，可以在测量周期之间保持工作存储器的内容。然而，仍然需要进行代码的传送，例如RLG第一次通电或者在完全断电之后。因此，如果处理电路系统还被配置成在每个测量周期开始时对工作存储器执行验证，并且，如果工作存储器内容不完整或不完备，则发起将软件代码从非易失性存储器传送至工作存储器，这是有利的。这样的功能将使得处理电路系统能够始终遵循相同的启动过程。如果确定需要传送代码，则将发起这样的传送。如果未确定，则开始测量周期。
根据一个实施方式，在第一处理单元处于非激活模式的时段期间，工作存储器具有存储器保持低电力模式，并且辅助电力连接件被配置成在存储器保持低电力模式期间从电力管理电路系统向易失性高速工作存储器供电，并且处理电路系统被设计成在存储器保持低电力模式下减少从易失性高速存储器到处理电路系统的其他部分的任何泄漏电流。
提供一种具有存储器保持低电力模式的易失性工作存储器，例如 SRAM是先前已知的。通过向工作存储器提供辅助电力连接件，还可以在第一处理单元关闭时确保对工作存储器的继续供电。然而，如果工作存储器与第一处理单元集成在相同的集成电路上，则这样的存储器保持低电力模式的功耗增大，并且可能太高以至于对于RLG应用来说是不可行的。
这样的功耗的很大一部分可能是由从工作存储器泄漏到电路系统的其他部分(例如第一处理单元)的泄漏电流引起的。通过防止来自工作存储器的任何泄漏电流，可以将存储器保持低电力模式下的功耗减到最小，从而使得在RLG应用中的测量之间保持高速工作存储器的存储是可行的。
根据一个实施方式，存储器加载功能件包括：存储器加载电路系统，该存储器加载电路系统与处理单元分离，并且被配置成在第一处理单元处于非激活模式时将软件代码从非易失性存储器传送到易失性高速工作存储器中；以及外部可访问的电源连接件，该外部可访问的电源连接件被配置成仅向易失性高速工作存储器和存储器加载电路系统供电。
通过这种设计，可以单独地向存储器加载电路系统和工作存储器供电，从而使得软件代码能够从非易失性存储器加载到易失性高速工作存储器中，而不激活相对耗电的处理器。
如上面所提及的，在用于汽车应用的集成电路中，将软件代码从非易失性存储器传送至工作存储器由通过处理器(CPU)实现的启动加载器来执行。换言之，相对耗电的处理器必须在整个存储器传送过程中处于激活状态。通过使用由单独电源供电的单独电路系统执行存储器传送，可以显著减少存储器传送期间的功耗。
例如，如上面所提及的，使用处理器运行的引导加载器来传送所需软件代码所需要的总能量可能高达400mWs。通过实现具有显著更低功耗的根据本发明的存储器加载电路系统，传送所需软件代码所需要的总能量可以减小到50mWs的数量级。
注意，如果可用功率为10mW数量级(这是通过提取4mA-20mA 控制回路而获得供电的RLG的典型最坏情况)，则与处理器执行的引导加载器的多于30秒相比，传送存储器所需的时间将减少到大约5秒。
根据一些实施方式，收发器电路系统被配置成提供多信道发射和接收。多个信道使得能够对连接至收发器的定向天线的发射和/或接收波瓣的方向进行控制。这样的方向性控制在许多汽车应用中是关键的，并且在雷达料位测量方面也是有益的。
在一些实施方式中，收发器电路系统被配置成在75GHz以上，例如 76GHz至77GHz、76GHz至79GHz、或77GHz至81GHz的频率范围内进行操作。
注意，在这些提及的频率范围内进行的操作不一定是对本发明进行的限制。然而，如上面所提及的，在该频谱的该部分中，对于公众可用的频带在大多数地理区域中足以用于高性能雷达料位测量。
收发器电路系统和处理电路系统可以被实现为通用板上的单独芯片。然而，为了减小尺寸并且改善环境影响，通常期望将收发器电路系统和处理电路系统集成在单个集成电路(IC)中，无论作为单片IC还是作为混合多芯片IC。这样的集成的另一个积极效果是收发器电路系统的数字侧与处理电路系统之间的通信可以快速高效地执行。注意，77GHz区域的这种高度集成的雷达系统的商业产品已经存在了一段时间。
附图说明
将参照附图更详细地描述本发明，附图示出了本发明的当前优选实施方式。
图1a示出了根据本发明的实施方式的连接至双线式控制回路的雷达料位计的示意性框图。
图1b示出了根据本发明的实施方式的电池供电的雷达料位计的示意性框图。
图2是示出根据本发明的实施方式的工作存储器内容验证方法的流程图。
图3是示出根据本发明的实施方式的存储器传送方法的流程图。
图4是示出根据本发明的实施方式的另外的存储器传送方法的流程图。
具体实施方式
图1a和图1b非常示意性地示出了雷达料位计(RLG)1，其可以安装在罐2的顶部上，以测量距罐中所保存的物品4的表面3的距离。该距离可以用于确定过程变量，例如罐的填充料位L。
RLG 1具有信号传播装置，此处为定向天线5，其被布置成将发射信号ST发射到罐2中，并且从罐中接收反射信号SR。天线5连接至雷达单元10，雷达单元10包括收发器电路系统11和处理电路系统12。下面进一步讨论雷达单元10的其他细节。雷达单元10连接至非易失性存储器，例如闪速存储器，以及连接至通信电路系统8。
为了将检测到的过程变量传达至RLG 1外部，通信电路系统8可以经由双线式接口36(图1a)连接至双线式控制回路37，通常为双线4mA-20 mA控制回路。例如根据现场总线基金会(Foundation Fieldbus)或 ProfiBus PA，这样的双线式接口可以适用于其他通信和电力接收方式，其中，根据本发明可以获得类似的优点。替代地，通信电路系统8可以连接至无线通信单元9(图1b)。
在图1a中，RLG 1由双线式接口36供电，双线式接口36被配置成从控制回路37提取能量。为了定期地允许比控制回路上可用的电力更大的电力，RLG 1还包括连接至双线式接口的能量储存装置33，以及用于从能量储存装置33适当分配电力的电力管理电路系统34。
在图1b中，RLG 1由连接至通信电路系统20和能量储存装置33的电池38供电。注意，原则上，电池可以被配置成提供足够的电力，以便可以省略能量储存装置33和电力管理电路系统34。然而，实际上，用于雷达料位计的长寿命电池通常在峰值电力方面具有限制，该限制是峰值电力低于雷达单元10所需的峰值电力。
在功能上雷达单元10与可用于汽车产业的雷达系统类似，但已适于与雷达料位测量的具体电力需求相配。下文中描述的雷达单元10根据调频连续波(FMCW)原理进行操作，但是也可以考虑其他原理。
如已经提及的，雷达单元10包括收发器电路系统11和处理电路系统 12。电路系统11和电路系统12可以例如借助于共享通信总线13彼此通信。
收发器电路系统11的主要部分是发送器14和接收器15。这些是模拟雷达电路，被分别配置成发送和接收通常在微波范围内的电磁波。在所示的情况下，发送器14和接收器15均是多信道的，即二者分别发送和接收多于一个的信道。多个发送信道允许改变天线波瓣的方向。类似地，多个接收器信道允许改变主要的接收方向。发送器和接收器均由压控振荡器 (VCO)16或其他合适的振荡器来控制。来自接收器15的信号被输入到前端模块17中，前端模块17包括滤波器和用于提供数字信号的A/D转换器。控制器18与通信总线13连接，并且被配置成控制收发器电路系统 11的所有部分。
处理电路系统12包括第一处理单元(CPU)21和快速但易失性的存储器(此处称为SRAM(静态随机存取存储器))22。注意，SRAM 21 的数据存取时间通常是10ns的数量级，该数据存取时间显著小于闪速存储器7的数据存取时间，闪速存储器7的数据存取时间通常是100ns的数量级。
此外，电路系统包括存储指令的非易失性引导ROM 23，该指令使能 CPU 21的引导(启动(start-up))。电路系统12还包括至少一个I/O端口。在所示的情况下，电路系统12包括两个串行端口24、25，一个串行端口旨在连接至非易失性存储器例如闪速存储器，另一个串行端口旨在用作数据通信端口。例如，I/O端口可以包括用于与通信电路系统8通信的串行外设接口(SPI)和用于与闪速存储器7通信的四路串行外设接口 (QSPI)。CPU 21、SRAM 22、ROM 23和I/O端口24、25有时被称为微控制器单元(MCU)。
可选地，电路系统12还包括存储器加载模块，此处称为直接存储器存取(DMA)模块26，该存储器加载模块被配置成使得能够将数据从第一I/O端口24直接传送至SRAM 22。下面将说明这样的存储器加载模块的操作。
收发器电路系统11和处理电路系统12均经由适当的电力调节和分配电路系统32由公共电力轨(common power rail)31供电。如上面简要地提及的，为了向相对较耗电的雷达系统10提供足够的电力，RLG 1包括能量储存装置33和电力管理电路系统34。能量储存装置33被配置成储存来自低电力能量源的能量，该能量储存装置33可以在短时间段内被电力管理电路系统使用，以临时地提供较高的电力。如上面简要地提及的，储存到能量储存装置33的能量可以来自双线式控制回路接口35(图1a) 或来自电池37(图1b)，该双线式控制回路接口35与双线式控制回路36 (例如4mA-20mA电流控制回路)连接。
在操作中，在这种情况下，基于FMCW原理，控制器18控制VCO 以生成在系统的操作范围上的频率扫描。作为示例，操作范围可以是76 GHz至77GHz。所生成的频率扫描被发送器14以发射信号ST发射至天线5，天线5将发射信号发射到罐2中。信号ST被表面3反射，并且反射作为反射信号SR被天线接收。反射信号在接收器15中被接收，在该接收器15中，反射信号与发射信号混合以获得中频(IF)信号。IF信号的频率与从收发器11到表面3的电距离成比例。IF信号被前端模块17滤波和A/D转换，并且然后经由总线13传达至处理电路系统12。
处理电路系统12确定相关过程变量，该相关过程变量通常是罐的填充料位L，并且该测量值被输出到通信电路系统8并进一步输出到双线式控制回路37(图1a)或输出到无线通信单元9(图1b)。
为了实现非常快速的处理，处理电路系统12被配置成针对数据和软件代码使用快速(但易失性的)工作存储器22。然而，为了节省能量， RLG 1需要在各次测量之间关闭雷达单元10或至少使雷达单元10的功耗最小化，其中以例如1Hz的更新频率执行各次测量，即每秒测量一次。最重要的是，CPU 21在测量之间处于非激活模式，在非激活模式下，CPU 21消耗的电力比激活操作的电力少5％。在某些情况下，电力消耗被降低到正常消耗的1％或甚至少于正常消耗的0.1％。
关闭雷达单元10的一个实际方式是中断主电源31上的供电。为了使得存储器22在测量之间的时段期间能够保持其内容，当雷达单元10被关闭时，这里雷达单元10设置有辅助电力连接件39。该辅助电力连接件直接连接至工作存储器(此处为SRAM)22，以在主电源31断开连接的时段期间仍提供电力。
工作存储器22被配置成具有两种模式。在第一正常操作模式下，由 CPU 21经由总线13访问工作存储器22，以执行读取和写入操作。在第二模式(存储器保持模式)下，工作存储器22简单地保持其所有存储单元的状态(1/0)。在第二模式下，由工作存储器汲取的电力显著较小，并且由专用电力连接件39提供的是这个较低的电力。
由处于第二模式下的工作存储器汲取的电力基本上通过存储器22自身中的泄漏电流以及存储器22与总线13之间的泄漏电流来确定。为了将该电力保持为足够低，需要对工作存储器22和其与总线13的连接的设计进行选择以尽可能减小泄漏电流。
用于SRAM中的这样的泄漏电流减小的技术在本领域本身是已知的，并且正在被不断改进以降低各种应用(例如移动电话)中的电力消耗。作为示例，参考了D.S.Chauhan在2016年3月16日至18日在第3届国际可持续发展计算国际会议(INDIACOM)上发表的文章“Reliable techniques of leakage current reduction for SRAM-6T Cell:A review”。
这里电力管理电路系统34被配置成在雷达单元10处于激活状态时的测量周期期间在主电力轨31上提供电力。注意，在该测量周期期间，从能量储存装置33汲取的电力会发生变化，并且当收发器电路系统处于激活状态时通常具有峰值，然后在仅是处理电路系统处于激活状态时下降到稍低的水平。在测量周期之间，当雷达单元10处于非激活状态时，电力管理电路系统34还被配置成使主电力轨31断电(即不向轨31提供任何电力)，并且替代地向辅助电力连接件39提供显著较低的电力。通过这种设计，SRAM 22能够以最小的电力消耗在测量周期之间保持其内容。
即使在雷达单元10处于非激活状态时可以保持工作存储器22的内容，但仍需要在初始系统启动时将RLG 1的软件代码加载到工作存储器 22中。为了在一系列测量周期中将这样的初始启动与仅另一个测量周期区分开，RLG 1需要被配置成在每个测量周期开始时对工作存储器执行验证。
一个选择是将实现这样的存储器验证器的软件包括在引导ROM (boot ROM)23中。另一个选择可以是对引导ROM 23进行编程以在每次启动时从闪速存储器7中加载存储器验证器。参照图2，在CPU 21的每次启动时(即在初始启动时以及在测量之间的每个空闲时段之后)，CPU 21从引导ROM 23(或从闪存7)中读取存储器验证器(步骤S1)，并且通过执行该代码，CPU 21验证SRAM 22的内容(步骤S2)。如果该验证显示出SRAM的内容以任何方式不完整，则CPU发起存储器加载处理(步骤S3)。如果SRAM 22被完全加载，则存储器验证器指示CPU 21继续运行存储在SRAM 22中的RLG软件，从而执行测量周期(步骤S4)。
当不需要加载SRAM 22(步骤S3)时，电力限制产生了另一个问题。常规的引导加载器(即存储在引导ROM中并被配置成将数据从闪速存储器7传送至SRAM 22的软件)需要比可从双线式回路36或电池38获得的电力更多的电力。尽管理论上可以将足够的能量储存在能量储存装置 33中，但是这样的提高的能量储存将需要大量的存储容量，增加了空间和成本。
因此，RLG 1可以设置有与CPU 21分离的专用存储器加载电路系统。在图1a和图1b中，这样的电路系统被示出为直接存储器存取(DMA) 26。DMA 26连接至辅助电源39，使得可以为DMA 26连同SRAM 22一起供电。
DMA 26被配置成经由总线13访问闪速存储器7和SRAM 22，并且将软件代码(和其他数据)从闪速存储器7传送至SRAM 22。因此可以在不向雷达单元10的任何其他部分供电，特别是不向CPU 21供电的情况下，执行这样的存储器传送。
更具体地，参照图3，关闭CPU 21以使电力消耗最小化(步骤S31，其是图2中步骤S3的第一步骤)。这里注意，即使CPU 21被关闭，串行端口24和DMA 26仍然需要时钟信号以进行工作。然后，在步骤S32中，启动DMA 26以实现将代码(和任何其他数据)从闪速存储器7传送至 SRAM 22的效果。
对于单独的存储器加载电路系统(例如DMA 26)的替代选择是将要从闪速存储器7传送至SRAM 22的代码(和其他数据)划分成多个较小的部分。这可以通过对存储在引导ROM 23中的引导加载器软件重新编程来实现。另一个选择可以是使得“常规”引导加载器在每次应该发生代码传送时从闪速存储器7中加载适配的引导加载器。
参照图4，公开了这样的方法的实施方式。首先，在步骤S41(图2 步骤S3中的第一步骤)中，CPU 21访问并执行引导加载器软件。在步骤 S42中，引导加载器然后经由总线13将闪速存储器7中的代码的一部分传送至SRAM。可以基于系统规格，特别是能量储存装置33中可用的能量存储量，来预定义该部分的大小。在步骤S43中，引导加载器检查在闪速存储器7中是否存在剩余的任何代码(或其他数据)，并且如果存在剩余的代码，则返回到步骤S42以加载另一部分。然而，在返回到步骤S42 之前，在步骤S45中，能量储存装置33必须被再充电至满容量。当没有更多的数据要传送时，引导加载器指示CPU 21继续运行存储在SRAM 22 中的RLG软件，从而执行测量周期(步骤S44，相当于图2中的步骤4)。
注意，电力管理电路系统34以及通信电路系统8可以在始终可操作的第二微控制器单元(MCU)中实现。因此，该第二MCU用作RLG的中央“大脑”，并且控制本文中公开的电力控制和代码传送的各种处理。
本领域技术人员认识到，本发明决不限于上述优选实施方式。相反，在所附权利要求的范围内，许多修改和变型是可能的。例如，电路系统的细节可以不同，同时仍实现本发明的方法。此外，这里所描述的以硬件实现的一些功能可以以软件实现，反之亦然。此外，顺序地和/或在一定程度上重复地执行测量周期中的不同阶段似乎可以是可能的并且是有利的。对测量值的传达可以不断地进行，并且测量值的任何更新可以不按测量周期的各个阶段的顺序进行。能量积累阶段的步骤可以不按各阶段的顺序执行，并且可以提供存储的能量，该存储的能量正好足够执行在执行能量积累阶段的随后一组步骤之前所需或期望的任何步骤。