1.一种实现芯片测试的系统，其特征在于，所述的系统包括：
模拟ip模块，用于进行模拟ip测试；
数字模块，与所述的模拟ip模块相连接，用于进行内部通信信号的测试；
输入输出单元库，与所述的数字模块相连接，用于封装连接线；
测试模块，与所述的模拟ip模块、数字模块和输入输出单元库相连接，用于对芯片进行测试；
所述的测试模块包括控制管脚，所述的控制管脚与所述的输入输出单元库通过输入输出单元库的引脚相连接，用于控制芯片的不同测试模式。
2.根据权利要求1所述的实现芯片测试的系统，其特征在于，所述的测试模块还包括：
输入选择控制单元，与所述的模拟ip模块相连接，用于选择模拟ip模块输入端的正常功能模式与测试模式，提供扫描链的输入脚，控制时钟复位模块在不同模式下的状态；
输出选择控制单元，与所述的模拟ip模块相连接，用于在正常功能模式下该模块将相应的正常功能信号传送到pad输出端，在测试模式下将被测的模拟ip模块或时钟复位模块的输出信号传给pad输出端；
端口复用测试控制单元，与所述的输入输出单元库相连接，用于对pad的输入输出、模拟/数字选择进行控制；
端口选择控制单元，与所述的输入输出单元库相连接，用于在正常功能模式下将pad的输入脚正常信号传输给glue_scan模块；在测试模式下，将pad输入脚上的测试信号传输给测试模块test_ctrl_top。
3.根据权利要求1所述的实现芯片测试的系统，其特征在于，所述的端口复用测试控制单元分为正常功能模式控制状态和测试模式控制状态。
4.一种基于权利要求1所述的系统实现芯片测试的方法，其特征在于，所述的方法具体包括以下步骤：
(1-1)通过所述的控制管脚选择功能模式和测试模式；
(1-2)利用综合及插链工具对数字逻辑进行综合、插链，并进行布局布线和后仿网表集成修改；
(1-3)进行扫描链检查和其他测试模式仿真并生成测试pattern；
(1-4)根据测试码的信息对芯片管脚按规定时序打入相应激励，通过数据输出和测试码的输出值判断芯片异常。
5.根据权利要求4所述的实现芯片测试的方法，其特征在于，所述的步骤(1-1)具体包括以下步骤：
(1-1.1)判断所述的控制管脚的状态是否为1，如果是，则芯片进入测试模式，继续步骤(1-1.2)；否则，芯片为正常功能模式；
(1-1.2)通过扫描链模式和寄存器状态控制不同的测试模式。
6.根据权利要求4所述的实现芯片测试的方法，其特征在于，所述的步骤(1-3)具体包括以下步骤：
(1-3.1)根据扫描链模式判断后仿网表扫描链是否正常，如果是，则生成测试向量，否则，继续步骤(1-1)；
(1-3.2)其他测试模式进行仿真，i2c协议打入激励；
(1-3.3)通过输出信号验证芯片各个功能的正确性，生成测试码并验证功能。
7.根据权利要求4所述的实现芯片测试的方法，其特征在于，所述的方法还包括晶圆测试和最终测试，具体包括以下步骤：
(2-1)进行接触测试；
(2-2)进行待机电流测试和工作电流测试；
(2-3)进行扫描链测试和存储器自检测试；
(2-4)进行时钟复位测试和各模拟ip测试。
8.根据权利要求4所述的实现芯片测试的方法，其特征在于，所述的方法还包括进入测试模式的具体步骤，具体包括以下步骤：
(3-1)设计模拟/数字复用引脚；
(3-2)给所述的引脚加高压，产生由低变高的信号，进入测试模式。
9.根据权利要求4所述的实现芯片测试的方法，其特征在于，所述的方法还包括进入测试模式的具体步骤，具体包括以下步骤：
(4-1)给引脚打入测试模式码；
(4-2)通过译码进入测试模式。