一种任意波形发生器的同步方法、设备及介质与流程

1.本技术涉及仪器技术领域，具体涉及一种任意波形发生器的同步方法、设备及介质。


背景技术：

2.波形发生器广泛应用于电子电路、自动控制和科学试验领域，是一种为电子测量工作提供符合严格技术要求的电信号设备，和示波器、电压表、频率计等仪器一样是最普通、最基本也是应用最为广泛的电子仪器之一，几乎所有电参量的测量都要用到波形发生器。随着通信、雷达的不断发展，对信号源的频率稳定度、频谱纯度、频率范围和输出频率的个数以及信号波形的形状也提出越来越多的要求。不仅要求能产生正弦波、方波等标准波形，还能根据需要产生任意波形，且操作方便，输出波形质量好，输出频率范围宽，输出频率稳定度、准确度及分辨率高，频率转换速度快且频率转换时输出波形相位连续等。可见，研究制作高性能的任意波形发生器十分有必要，而且意义重大。
3.在某些前沿科技研究领域，需要多个任意波形发生器协同工作，当任意波形发生器数量增多以后，多个任意波形发生器发送的波形会存在相位抖动现象，这在对同步性要求较高的应用中是不允许的，因此亟需一种任意波形发生器的同步方法。


技术实现要素：

4.为了解决上述问题，本技术提出了一种任意波形发生器的同步方法、设备及介质，其中，方法应用于任意波形发生器的同步系统中，所述系统包括测控终端、时钟源、延时发生器和pxie机箱，所述pxie机箱中设置有一个系统触发信号模块和若干个任意波形发生器，所述方法包括：
5.所述任意波形发生器接收来自于所述测控终端发送的周期比值设置指令，所述周期比值为外部触发信号周期与fpga时钟周期的比值；根据所述周期比值设置指令设置所述周期比值，并获取来自于所述系统触发信号模块发送的外部触发信号；确定采样到所述外部触发信号的信号上升沿，并以所述信号上升沿作为起始时间节点，对所述fpga时钟周期进行计数；确定所述fpga时钟周期的计数值达到所述周期比值，所述任意波形发生器的fpga内部产生内部触发信号，并对所述fpga时钟周期重新计数；接收来自于所述测控终端发送的加载波形数据，并在所述内部触发信号的触发下发送波形。
6.在一个示例中，所述若干个任意波形发生器对应的所述外部触发信号周期以及所述fpga时钟周期相同。
7.在一个示例中，所述获取来自于所述系统触发信号模块发送的外部触发信号之前，所述方法还包括：所述pxie机箱通过前面板的触发信号输入端口获取来自于所述延时发生器发出的所述外部触发信号，并通过机箱背板将所述外部触发信号传输至所述系统触发信号模块。
8.在一个示例中，所述系统触发信号模块位于所述pxie机箱的系统定时槽位，并通
过星型触发总线分发外部触发信号到所述若干个任意波形发生器。
9.在一个示例中，所述在所述内部触发信号的触发下发送波形之后，所述方法还包括：确定所述若干个任意波形发生器存在相位差异，所述相位差异由所述内部触发信号差异导致；通过上层软件对所述波形数据补零，直至所述相位差异消除。
10.在一个示例中，所述获取来自于所述系统触发信号模块发送的外部触发信号之后，所述方法还包括：停止获取所述外部触发信号，直至接收到来自于所述测控终端发送的新的周期比值设置指令。
11.在一个示例中，所述获取来自于所述系统触发信号模块发送的外部触发信号之后，所述方法还包括：确定所述外部触发信号是否包含所述信号上升沿，若否，则持续获取所述外部触发信号。
12.在一个示例中，所述时钟源为所述延时发生器和所述pxie机箱提供参考时钟。
13.本技术还提供了一种任意波形发生器的同步设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行：任意波形发生器接收来自于测控终端发送的周期比值设置指令，所述周期比值为外部触发信号周期与fpga时钟周期的比值；根据所述周期比值设置指令设置所述周期比值，并获取来自于系统触发信号模块发送的外部触发信号；确定采样到所述外部触发信号的信号上升沿，并以所述信号上升沿作为起始时间节点，对所述fpga时钟周期进行计数；确定所述fpga时钟周期的计数值达到所述周期比值，所述任意波形发生器的fpga内部产生内部触发信号，并对所述fpga时钟周期重新计数；接收来自于所述测控终端发送的加载波形数据，并在所述内部触发信号的触发下发送波形。
14.本技术还提供了一种非易失性计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为：任意波形发生器接收来自于测控终端发送的周期比值设置指令，所述周期比值为外部触发信号周期与fpga时钟周期的比值；根据所述周期比值设置指令设置所述周期比值，并获取来自于系统触发信号模块发送的外部触发信号；确定采样到所述外部触发信号的信号上升沿，并以所述信号上升沿作为起始时间节点，对所述fpga时钟周期进行计数；确定所述fpga时钟周期的计数值达到所述周期比值，所述任意波形发生器的fpga内部产生内部触发信号，并对所述fpga时钟周期重新计数；接收来自于所述测控终端发送的加载波形数据，并在所述内部触发信号的触发下发送波形。
15.通过本技术提出的方法能够通过设置内部触发信号的方式，统一多个任意波形发生器发送波形的时间，从而防止相位抖动情况的出现，此外，本方法实现方式简单，即使存在相位差异的情况，也可以通过上层软件进行补零操作消除相位差异，从而提升研究数据的准确性。
附图说明
16.此处所说明的附图用来提供对本技术的进一步理解，构成本技术的一部分，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
17.图1为本技术实施例中一种任意波形发生器的同步方法流程示意图；
18.图2为本技术实施例中另一种任意波形发生器的同步方法流程示意图；
19.图3为本技术实施例中一种任意波形发生器的同步设备结构示意图。
具体实施方式
20.为使本技术的目的、技术方案和优点更加清楚，下面将结合本技术具体实施例及相应的附图对本技术技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
21.以下结合附图，详细说明本技术各实施例提供的技术方案。
22.需要说明的是，现有技术中，当多个任意波形发生器需要协同工作时，同步方法主要为一下两种：由于在机箱内使用多条相同长度的线分别连接多个任意波形发生器与测控终端，并通过测控终端同时向多个任意波形发生器传输发送波形指令，即触发信号，但是这种方式会出现相位抖动的情况。又或是遇到波形周期较短，但是波形数据量极大时，当任意波形发生器通过触发信号采样，识别上升沿以确定触发时间时，极有可能因为某一任意波形发生器在某次识别过程中本身的设备误差造成触发信号识别的错误，从而导致多个任意波形发生器出现相位抖动的情况。因此，本技术通过另设一种波形触发指令，即内部触发指令，来使得各个任意波形发生器能够同时发送波形。
23.图1为本说明书一个或多个实施例提供的一种任意波形发生器的同步方法的流程示意图。本技术实施例涉及的分析方法的实现可以为终端设备，也可以为服务器，本技术对此不作特殊限制。为了方便理解和描述，以下实施例均以服务器为例进行详细描述。需要说明的是，该服务器可以是单独的一台设备，可以是有多台设备组成的系统，即，分布式服务器，本技术对此不做具体限定。
24.如图1所示，本技术实施例提供一种任意波形发生器的同步方法，应用于任意波形发生器的同步系统中，其特征在于，系统包括测控终端、时钟源、延时发生器和pxie机箱，pxie机箱中设置有一个系统触发信号模块和若干个任意波形发生器，所述方法包括：
25.s101：所述任意波形发生器接收来自于所述测控终端发送的周期比值设置指令，所述周期比值为外部触发信号周期与fpga时钟周期的比值。
26.本技术先通过测控终端为多个任意波形发生器发送周期比值的设置指令。需要说明的是，这里的周期比值设置指令为外部触发信号周期与fpga时钟周期的比值。
27.s102：根据所述周期比值设置指令设置所述周期比值，并获取来自于所述系统触发信号模块发送的外部触发信号。
28.多个任意波形发生器在接收到周期比值设置指令之后，会根据指令之中自带的周期比值，对自身进行设计。受到周期比值的触发之后，会获取来自系统触发信号模块发送的外部触发信号，并对外部触发信号进行采样。这里的采样指的是任意波形发生器fpga使用时钟周期为一小段时间的时钟的上升沿采样外部触发信号的上升沿，这里的“一小段时间”即为fpga时钟周期。
29.s103：确定采样到所述外部触发信号的信号上升沿，并以所述信号上升沿作为起始时间节点，对所述fpga时钟周期进行计数。
30.当采样到外部触发信号的信号上升沿之后，将该上升沿对应的时间节点作为起始时间节点，并开始对fpga时钟周期进行计数。即看在起始时间节点之后过了几个fpga时钟
周期。
31.s104：确定所述fpga时钟周期的计数值达到所述周期比值，所述任意波形发生器的fpga内部产生内部触发信号，并对所述fpga时钟周期重新计数。
32.当发现过了周期比值数量个的fpga时钟周期之后，任意波形发生器内部的fpga即产生内部触发信号，并重新统计fpga时钟周期的计数。
33.s105：接收来自于所述测控终端发送的加载波形数据，并在所述内部触发信号的触发下发送波形。
34.任意波形发生器接收来自于测控终端发送的加载波形数据，启动波形发送后在内部触发信号的触发下发送波形，实现不同任意波形发生器之间的波形同步。
35.本技术通过设置周期比值，从而在外部触发信号周期以及fpga时钟周期之间建立了时序之间的约束关系，即任意波形发生器在采样时的采样信号和外部建立的外部触发信号之间有了约束关系，从而防止了外部触发信号的抖动造成的相位抖动。
36.在一个实施例中，任意波形发生器的同步系统中的若干个任意波形发生器对应的外部触发信号周期以及fpga时钟周期相同，即pxie机箱内部设置的任意波形发生器对应的周期比值也都相同。通过设置相同的外部触发信号周期以及fpga时钟周期，由于对fpga时钟周期的计数值达到比值所用的时间等于外部触发信号周期，可以在保持外部触发信号使能的同时设置各个任意波形发生器以获得若干个近似相差整数个外部触发信号周期的计时起点。
37.在一个实施例中，当任意波形发生器获取来自于系统触发信号模块发送的外部触发信号之前，延时发生器会将外部触发信号，输入到pxie机箱前面板的触发信号输入端口，并通过机箱背板将所述外部触发信号传输至所述系统触发信号模块。
38.在一个实施例中，系统触发信号模块位于pxie机箱的系统定时槽位，并通过星型触发总线，即pxi_star分发外部触发信号到所述若干个任意波形发生器。
39.在一个实施例中，由于本技术提供的方法能够极大程度地降低相位抖动情况的发生，但是还可能出现相位差异的情况，因此，在多个任意波形发生器发出波形之后，如果还是存在相位差异的情况，那么可以通过上层软件对波形数据进行补零，直至相位差异消除。以awg1和awg2两个任意波形发生器举例，如果awg2产生内部触发信号的时间比awg1晚了4ns，则可以在awg1的波形数据之前补上4ns的零，以进行填充，亦或是将awg1的波形数据整体后移4ns，以与awg2的波形数据对应。
40.在一个实施例中，当任意波形发生器采样到外部触发信号的上升沿之后，即停止对外部触发信号进行采样。但是如果确定获取到的外部触发信号中没有信号上升沿，则需要继续获取外部触发信号，并通过任意波形发生器fpga使用时钟周期的上升沿采样外部触发信号的上升沿。
41.在一个实施例中，时钟源用于为延时发生器和pxie机箱提供参考时钟。通过设置统一的参考时钟，由于任意波形发生器的内部触发信号只依赖于计时起点和fpga时钟周期计数是否达到设置的比值，计时起点的获取通过一次采样得到，且不同任意波形发生器的时钟同步，因此不同任意波形发生器的内部触发信号同步，且计时起点的差异导致的不同任意波形发生器的内部触发信号的差异不会累积。
42.图2为本技术实施例中一种任意波形发生器的同步方法，在实现时，可以参考如下
具体实施例：
43.系统由测控终端、时钟源、延时发生器和pxie机箱组成，时钟源为延时发生器和pxie机箱提供10mhz参考时钟，系统触发信号模块和任意波形发生器的时钟同步到pxie机箱使用的时钟，延时发生器触发信号为周期为200us的方波，输入到pxie机箱前面板触发信号输入端口，系统触发信号模块通过pxi_star分发外部触发信号到各个任意波形发生器，任意波形发生器fpga使用时钟周期为4ns的时钟的上升沿采样外部触发信号的上升沿。假设有awg1和awg2两个任意波形发生器。
44.测控终端发送设置外部触发信号周期与fpga时钟周期比值的指令到awg1和awg2，比值为200000/4＝50000，且设置顺序为先设置awg1，后设置awg2。awg1收到并执行设置周期比值指令，指令执行完成后采样外部触发信号。awg1采样到外部触发信号上升沿，开始对fpga时钟周期进行计数，以其计时起点为0。awg2收到并执行设置周期比值指令，指令执行完成后采样外部触发信号。awg2采样到外部触发信号上升沿，开始对fpga时钟周期进行计数，假设awg2采样到外部触发信号上升沿的时间为50000*m
±
4*n(其中，考虑到软件用法和执行时间，取m＝1,2,...，n＝0,1,...,n，n一般不超过2)，表示在awg1采样到外部触发信号开始计时后，过了m个外部触发信号周期加减n个fpga时钟周期的时间，awg2采样到外部触发信号开始计时，m由测控终端设置两个任意波形发生器的时间间隔决定，n由外部触发信号到达两个任意波形发生器的时间的差异和两个任意波形发生器采样外部触发信号时对外部触发信号边沿的判决导致。
45.由于awg1的计数在进行，此时awg1经过了m次对fpga时钟周期的计数值达到外部触发信号周期与fpga时钟周期比值的过程，因此当awg1和awg2都开始发送波形时，波形的相位差异主要与外部触发信号到达两个任意波形发生器的时间的差异和两个任意波形发生器采样外部触发信号时对外部触发信号边沿的判决导致的n个fpga时钟周期有关，而awg1和awg2计时起点的差异导致的awg1和awg2的内部触发信号的差异不会累积。awg1和awg2的内部触发信号的差异导致的awg1和awg2的波形的相位差异可以通过上层软件对任意波形发生器的波形数据补0予以消除。每当对fpga时钟周期的计数值达到50000时，awg1和awg2各自产生内部触发信号并重新对fpga时钟周期计数；测控终端为awg1和awg2加载波形数据并启动波形发送；awg1和awg2在各自的内部触发信号的触发下发送波形。
46.如图3所示，本技术实施例还提供了一种任意波形发生器的同步设备，包括：
47.至少一个处理器；以及，
48.与所述至少一个处理器通信连接的存储器；其中，
49.所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够：
50.任意波形发生器接收来自于测控终端发送的周期比值设置指令，所述周期比值为外部触发信号周期与fpga时钟周期的比值；根据所述周期比值设置指令设置所述周期比值，并获取来自于系统触发信号模块发送的外部触发信号；确定采样到所述外部触发信号的信号上升沿，并以所述信号上升沿作为起始时间节点，对所述fpga时钟周期进行计数；确定所述fpga时钟周期的计数值达到所述周期比值，所述任意波形发生器的fpga内部产生内部触发信号，并对所述fpga时钟周期重新计数；接收来自于所述测控终端发送的加载波形数据，并在所述内部触发信号的触发下发送波形。
51.本技术实施例还提供了一种非易失性计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为：
52.任意波形发生器接收来自于测控终端发送的周期比值设置指令，所述周期比值为外部触发信号周期与fpga时钟周期的比值；根据所述周期比值设置指令设置所述周期比值，并获取来自于系统触发信号模块发送的外部触发信号；确定采样到所述外部触发信号的信号上升沿，并以所述信号上升沿作为起始时间节点，对所述fpga时钟周期进行计数；确定所述fpga时钟周期的计数值达到所述周期比值，所述任意波形发生器的fpga内部产生内部触发信号，并对所述fpga时钟周期重新计数；接收来自于所述测控终端发送的加载波形数据，并在所述内部触发信号的触发下发送波形。
53.本技术中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备和介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
54.本技术实施例提供的设备和介质与方法是一一对应的，因此，设备和介质也具有与其对应的方法类似的有益技术效果，由于上面已经对方法的有益技术效果进行了详细说明，因此，这里不再赘述设备和介质的有益技术效果。
55.本领域内的技术人员应明白，本技术的实施例可提供为方法、系统、或计算机程序产品。因此，本技术可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本技术可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
56.本技术是参照根据本技术实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
57.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
58.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
59.在一个典型的配置中，计算设备包括一个或多个处理器(cpu)、输入/输出接口、网络接口和内存。
60.内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(ram)和/或非易失性内存等形式，如只读存储器(rom)或闪存(flash ram)。内存是计算机可读介质的
示例。
61.计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、快闪记忆体或其他内存技术、只读光盘只读存储器(cd-rom)、数字多功能光盘(dvd)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
62.还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
63.以上所述仅为本技术的实施例而已，并不用于限制本技术。对于本领域技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本技术的权利要求范围之内。