专利名称：脉冲宽度测量电路及方法
技术领域：
本发明与测量电子线路中的电压脉冲宽度有关。更具体地说，与测量变换器驱动逻辑脉冲序列中所选定脉冲的宽度有关。
电子变换器，其作用为将直流电压变换成固定频率的交流输出，由波形发生电路构成。波形发生电路驱动功率晶体管产生准正弦波。准正弦波滤波后产生正弦波输出。典型波形型式用来转换变换器的输出电极从而产生含有低谐波成份的准正弦波。这些低谐波成份可以很容易滤掉。典型的波形型式包括每一输出相位的4个波形型式。其中的两个波形型式分别用来开关正的半导体开关。而另外两个波形型式则用来开关相应的负的半导体开关。每一个波形可以包含18个边沿。因此三相系统就要求216个脉冲边沿。这些脉冲边沿的相互关系是很严格的。任何一个几微秒的误差，都能导致性能降到不能接受的地步。受影响的性能参数是所有的谐波成份及直流成份。因此为确保电路运行正常，必须对生成的每一单元进行测试，以确定波形具有良好的脉冲边沿关系。
已经采用了各种各样的方法来确定波形发生电路是否运行正常。在印刷电路板水平，可用示波器来检查波形。这样做很费时间且易出错。在导线可替换单元水平，可以测出平均直流电压电平。然而这种方法不能产生足够精确的结果。因为平均电压有百分之一的不同，就能使谐波成份加倍有余。另外一种替代方法是通过测试输出的直流成份和谐波成份在闭环状态下来测试整个系统。这也是一种费钱，费时的办法。
为了减少测试时间并获得改进了的测试数据，创立了一种电子脉冲宽度测量电路。这一电路响应由变换器驱动控制电路提供的同步脉冲，并计数脉冲边沿直到碰到所关注的脉冲，计时器仅在所关注的脉冲出现期间才被启动，其输出接下来由微处理器读取。这些功能通过将所要求的脉冲数目装入到一个寄存器，以及从零开始向上计数每一变换器的驱动逻辑脉冲来完成。四位大小比较器将计数与寄存器中的脉冲数目相比较。当计数相等时，启动高速计时器。在下一个变换器驱动逻辑脉冲时，计时器被截止。高速计时器的计数代表了特定的脉冲宽度。
以前的电路由于使用四位比较器而受到限制。这种四位比较器在同步脉冲后，最多只能计数15个脉冲。还有，以前的电路要求使用分离的计数器、寄存器、比较器、准备逻辑及高速计时器。
因此，希望能有一种改进了的电子脉冲宽度测量电路。此电路需要更小的印刷电路板空间，能用较低的成本搭成，并能记录比原设计电路所能计数的更多的脉冲数目。
本发明从下述方法达到上述目的它提供了一种测量从脉冲序列中一个选定的脉冲宽度的方法;它包括以下步骤，向第一倒数计数器装入第一个初始值;向第二个倒数计数器装入第二个初始值，此值代表了从脉冲序列中所选定的脉冲;向第三个倒数计数器装入第三个初始值。一系列同步脉冲加到了第一个计数器，脉冲序列加到了第二个计数器，高速时钟信号加到第三个计数器。加到第一计数器上的开始脉冲使它做好一次触发的准备。当收到第一个同步脉冲时它被启动。这一启动触发第二个计数器开始计数脉冲序列中的脉冲边沿。当选定的脉冲到来时，第二个计数器的相应的输出使第三个计数器计数高速时钟信号中的脉冲。当第二个计数器的输出超过相应的所选脉冲的输出以后，第三个计数器停止计数时钟脉冲。第三个计数器的计数输出代表了所选脉冲的宽度。
在上述脉冲宽度测量技术中所用的三个计数器，可用单个的市售集成电路实现。因此，在部件数量，成本，可靠性几个方面的改进超过了以前的测量技术。在最佳实施例中，第一个计数器接成一次触发电路，以产生控制第二个计数器运行的脉冲计数触发逻辑信号。
通过对所附只作为示例用的最佳实施例图纸的以下描述，本发明将会变得更清楚。
图1为根据本发明最佳实施例所做电路的方框图;以及此处仅以举例方式示出。
图2，图3是波形系列图，用来解释图1中的电路的运行。
参考附图，图1为用来测量脉冲序列(例如变换器驱动逻辑脉冲序列)中一个选定脉冲的宽度的电路方框图。电路包括第一、第二、第三计数器，分别用10、12、14表示。这些计数器通过数据总线16，接收到来自变换器驱动控制电路18的各种各样的逻辑信号输入。变换器驱动控制电路是正在被测试的变换器系统的一部分，它带有一微处理器，向三个时钟电路提供数据，控制其运行，以执行本发明的测量方法。从这种性能，变换器驱动控制电路作为控制装置，用于向第一个计数器10装入第一个预置初始值N;用于向第二个倒数计数器12装入第二个预置初始值;(这一初始值代表变换器驱动逻辑信号中所选的脉冲。所要测试的，正是该脉冲的宽度。)用于向第三个倒数计数器装入第三个预置初始值(这一初始值在最佳实施例为第三个计数器的最大值。)变换器驱动电路还通过导线20向第一个计数器提供变换器驱动同步脉冲;通过导线22向第二个计数器提供变换器驱动逻辑信号脉冲。微处理器通过导线24向第三个计数器提供一个高速时钟信号。
在最佳实施例中，在第18个变换器驱动逻辑脉冲期间，变换器驱动同步信号是一个从高到低的跃变。变换器驱动逻辑信号的下一个从高到低的跃变定义为第一号脉冲的开始。
启动脉冲STL加到导线26上，以使第一个计数器能计数同步信号SYNL中的脉冲数。在启动脉冲STL后的同步信号SYNL的第一个从高到低的跃变，在导线28上，产生一脉冲计数启动信号PCEL。这一信号通过反相器30反相，加到计数器12的门输入上。此信号触发计数器12计算由变换器驱动控制电路18经过导线22提供的变换器驱动逻辑信号IDL中的脉冲边沿数。当第二个计数器12达到预定的输出时(在最佳实施例中此值为零)，它产生了一脉冲宽度触发信号PWEL加到导线32上这一信号经过反相器34反相，以触发计数器14计数经由导线24提供的高速时钟脉冲。当计数器12的输出超过它的预定输出值后，计数器14停止工作，它的输出计数代表了变换器驱动逻辑信号中所选出的脉冲信号宽度。这一输出计数可经由数据总线16上读出。所选脉冲宽度可由变换器驱动控制电路18中的微处理器很容易地算出。在最佳实施例中，计数器10、12、14全部在单个，市售82C54可编程时间间隔测量器38之中。
在图1所示的最佳实施例中，计数器10作为硬件/软件的同步电路用来启动和关闭测量电路的其余部分。硬件/软件同步是指这样一个事实，即变换器驱动同步信号是变换器驱动逻辑硬件电路的一个操作，而启动脉冲STL是经由一组软件指令产生的。这两个信号是不相关的，因此是异步的，需要由计数器10来同步。计数器12作为脉冲计数电路，计数器14作脉冲宽度测量电路。计数器10用作单触发以使硬件/软件同步。这就没有必要再使用SR双稳态电路了。这种电路曾用来启动和关闭原先的脉冲宽度测量电路。当做为单触发配置时，当计数器10收到跟在启动脉冲后的第一个同步脉冲时，激活计数器10的输出，并加到导线28上。计数器10保持其输出直到收到了足够的同步脉冲使计数器10倒数到小于零。在最佳实施例中，N＝2，在从2倒数到零这一计数“范围”计数器10保持其输出。计数器12作为一倒数计数器，当它达到零时，输出一个脉冲。这一点与原有的测量电路不同。原有的测量电路是使用一个正数计数器和一个比较器去完成同样的功能。本发明与原有的测量电路二者都是使用一个计数器在所选脉冲期间，计数高速时钟脉冲来实现脉冲宽度。在最佳实施例中，用装在82C54电路内部的计数寄存器代替了原有测量电路中所用的外部脉冲计数寄存器。每一个计数寄存器是82C54的一个计数器单元的一个不可分割部分，计数寄存器保存住那一计数器单元的结果。
在图1最佳实施例中，计数器14以极限值模式中断配置。在这一实现中，应当永远达不到极限值(零)。脉冲计数器12的输出启动这一计数器。在最佳实施例中，计数器14以307兆赫的时钟信号计时。在一指定的脉冲期间，这一计数器从它的最大计数水平(FFFF十六进位制)以307兆赫的速率倒数。在向计数器10发出了启动脉冲之后，变换器驱动控制电路18中的微处理器等待最少3个同步周期，此时，计数器14将包含脉冲宽度值。然后，微处理器依照下列公式计算脉冲宽度T＝(计数器14的2的补码)/(3.07MH2)T为脉冲宽度。
图1中电路的运行情况，现在可以参照图2和3的波形来解释。为启动一个测量周期，写信号WRL经由数据总线16加到计数器10、12、14上。在时间T0时，写信号中的第一个脉冲将计数器14的预置初始值装入到脉冲宽度计数器14中。在最佳实施例中此值为FFFF。在时间T1时，写信号中的第2个脉冲将计数器12的预置初始值装入到脉冲计数器12中。此值代表变换器驱动逻辑信号中受关注的脉冲。在时间T2时，写信号的第三个脉冲，将计数器10的初始值装入到计数器10中。在最佳实施例中，此值为2。在T3时，启动信号STL中的脉冲启动测量序列。当在时间T4碰上第一个同步脉冲时，计数器10被启动，在脉冲计数启动信号PCEL中产生了一个逻辑低电平输出。它启动计数器12，开始计数变换器驱动逻辑信号的负沿。在时间T7时，受关注的脉冲到了，在计数器12输出端的脉冲宽度启动信号PWEL变成逻辑低电平。在时间T8时，变换器驱动逻辑信号的下一个负下降边产生，并且脉冲宽度启动信号恢复到逻辑高电平。
图3为时间标度放大了的脉冲宽度启动信号，使得高速时钟信号CLK能够与计数器14中的计数值同时示出。注意，计数器14的输出值开始时为FFFF，结束时为FFF4。回到图2，在时间T11时，遇到第二个同步脉冲的负边(在初始同步脉冲负边以后)。这使计数器10停止工作，并使脉冲计数器12和脉冲宽度计数器14不能进行任何进一步的运行。在这一点上整个电路处于停止状态，直到收到下一个启动脉冲。在时间T12用一个脉冲和读信号RDL将输出值从计数器14传送到变换器驱动控制电路中的微处理器之中，以便计算所关注的脉冲宽度。
虽然本发明已经用据信是当前最佳实施例描述过了，但是，熟悉技术工作的人显然可以不脱离本发明的范围做各式各样的改变。因此附加的权利要求书意在复盖住这些改变。
权利要求
1.测量脉冲序列中一个选定的脉冲宽度的方法，其特征在于下列各步骤向第一个倒数计数器10装入第一个预置初始值(N)；向第二个倒数计数器12装入第二个预置初始值。此值代表从变换器驱动逻辑信号中所选出的脉冲，其脉冲的宽度将要被测量，上述第一个计数器用第一个预定输出值启动上述第二个计数器运行；向第三个倒数计数器14装入第三个预置初始值。上述第二个计数器用第二个预定输出值激活上述第三个计数器运行。向上述第一个计数器提供一系列同步脉冲，对于上述变换器驱动逻辑信号的每一脉冲系列，发生一次上述的同步脉冲；向上述第二个计数器提供上述变换器驱动逻辑信号；向上述第三个计数器提供时钟信号；向上述第一个计数器提供一启动脉冲，以此启动上述第一个计数器计数上述同步脉冲；在计数到跟在上述开始脉冲后的第(N+1)个同步脉冲时。读出上述第三个计数器的输出值。上述第三个计数器的输出值代表了上述所选脉冲的宽度。
2.权利要求1中所述的测量脉冲序列中一个选定的脉冲宽度的方法，其中N＝2。
3.权利要求1中所述的测量脉冲序列中一个选定的脉冲宽度的方法，其中，上述的第二个预定输出值等于零，上述的第一个预定输出值在零到N范围之间。
4.测量脉冲序列中一个选定的脉冲宽度的电路其特征在于第一个倒数计数器10用于计数同步脉冲，对于变换器驱动逻辑脉冲序列中的每一系列脉冲产生一次上述的同步脉冲;第二个倒数计数器12用以计数上述变换驱动逻辑脉冲序列中的脉冲，在上述第一个计数器输出的第一个预定输出值范围之内，上述第二个计数器被启动;第三个倒数计数器用于计数时钟脉冲，由上述第二个计数器产生的第二个预定输出值使第三个计数器工作;以及控制设备18用于向上述第一个倒数计数器装入第一个预置初始值(N)，用于向第二个倒数计数器装入第二个预置初始值，此值代表上述变换器驱动逻辑信号中所选定的一个脉冲，其脉冲的宽度是要测量的，向第三个倒数计数器装入第三个预置初始值，向上述第一个计数器提供上述同步信号，向上述第二个计数器提供上述变换器驱动逻辑信号，向上述第三个计数器提供上述时钟信号，向上述第一个计数器提供一启动信号，以此启动上述第一个计数器计数上述同步脉冲，以及当上述第三个计数器计数到跟在上述启动脉冲后的第(M+1)个同步脉冲后，读出上述第三个计数器的输出值。上述第三个计数器的输出值代表了上述所选脉冲的宽度。
5.权利要求4中所述的测量脉冲序列中一个选定的脉冲宽度的电路，其中N＝2。
6.权利要求4中所述的测量脉冲序列中一个选定的脉冲宽度的电路，其中，上述的第二个预定输出值等于零，上述的第一个预定输出值在零到2范围之间。
7.测量脉冲序列中一个选定的脉冲宽度的方法其特征在于下列步骤产生一个脉冲计数启动逻辑信号脉冲以响应启动脉冲，上述脉冲计数启动逻辑信号脉冲的宽度至少为2个变换器驱动逻辑信号中脉冲系列的宽度;用第一个倒数计数器12计数上述变换器驱动逻辑信号中的跃变点，上述脉冲计数启动逻辑信号使上述第一个计数器运行，该计数器从代表上述变换器驱动逻辑信号中的一个脉冲的预置初始值倒计数，此脉冲的宽度是要测量的;使用第二个计数器14计数时钟脉冲，上述第一个倒数计数器的预定输出值使第二个计数器运行;当第一个计数器超过上述预定输出值时，读出上述第二个计数器的输出值，上述第二个计数器的输出值代表了上述选定的脉冲宽度。
8.测量脉冲序列中一个选定的脉冲宽度的电路，其特征在于设备10用来产生一个脉冲计数启动逻辑信号脉冲，以响应启动脉冲，上述脉冲计数启动逻辑信号脉冲的宽度至少为2个变换器驱动逻辑信号中脉冲系列的宽度;第一个倒数计数器12用来计数上述变换器驱动逻辑信号中的跃变点，上述脉冲计数启动逻辑信号使上述第一个计数器运行，该计数器从代表上述变换器驱动逻辑信号中的一个脉冲的预置初始值倒计数，此脉冲的宽度是要测量;第二个计数器14用来计数时钟脉冲，上述第一个倒数计数器的预定输出值使第二个计数器运行;以及设备18当第一个计数器超过上述预定输出值时，用来读出上述第二个计数器的输出值，上述第二个计数器的输出值代表了上述所选定的脉冲宽度。
9.权利要求8中所描述的用于测量脉冲序列中一个选定的脉冲宽度的电路，其中所说的用于产生一脉冲计数启动逻辑信号的设备包括用于从第二个预置初始值倒数同步脉冲的第三倒数计数器，上述脉冲计数启动信号等于上述第三个计数器的第二个预定输出计数范围。
全文摘要
测量从脉冲序列中一个选定的脉冲的宽度的方法产生一个脉冲计数启动逻辑信号以响应启动信号，从而启动第一倒数记数器12计数脉冲序列中的跃变点。此脉冲计数启动逻辑信号的宽度至少为2个脉冲序列中脉冲系列的宽度。第一个倒数计数器从代表脉冲序列中的所选定脉冲的预置初始值倒计数，并且当到达对应于该选定的脉冲的计数时启动第二个计数器14。第二计数器用来计数高速时钟脉冲，直到脉冲序列中的所选定的脉冲结束。第二个计数器的最后输出值用来计算所选定的脉冲的宽度。
文档编号G01R29/027GK1050772SQ90108028
公开日1991年4月17日 申请日期1990年9月29日 优先权日1989年10月4日
发明者威廉·约瑟夫·巴维尔 申请人:西屋电气公司