专利名称：晶片探测器的制作方法
技术领域：
本发明涉及主要用于半导体行业的晶片探测器，尤其是涉及薄而轻且具有良好的热响应动力学的晶片探测器。
背景技术：
半导体对各种行业来说是极其重要的产品，半导体芯片通过例如把硅单晶切成预定厚度来制备硅晶片并在晶片上构成各种电路而制造的。
生产这种半导体芯片的工艺必须包括用于在硅晶片阶段检查是否将按设计使各种电学特性具体化的探测步骤，所谓的探测器正是用于这一目的。
作为这种探测器，其中尤其是日本专利出版2587289、日本公告出版Hei-3-40947以及日本公开出版Hei-11-31724描述了晶片探测器，每一种都设有包括铝合金、不锈钢等金属卡盘盖(chuck top)[
图13]。
如图12所示，利用这种晶片探测器，例如把硅晶片W设定在晶片探测器501上，把具有测试引脚的探测卡601压在硅晶片W上，然后，在加热和冷却时加上电压，以进行电导率测试。
然而，已发行设有这种金属卡盘盖的任何晶片探测器有以下缺点。
首先，由于包括金属，所以卡盘盖必须厚达约15mm。这一厚度是卡盘盖所需的，因为如果卡盘盖是由薄的金属片形成的，则由于探测器卡的测试器引脚的挤压，该卡盘盖将翘曲或应变，其结果是置于金属片上的硅晶片将被损坏或倾斜。
因此，必须充分地增加卡盘盖的厚度，但这样增加了重量和体积。
此外，尽管使用导热率高的金属，但是热响应动力学较差，即卡盘盖片的温度并没有快速地跟随电压或电流的变化，从而几乎不能控制温度，当设在其上的硅晶片处于高温时，完全不能控制该温度。
发明内容
针对本领域的上述情况，本发明的目的在于提供一种晶片探测器，它重量轻、热响应动力学极佳且在用探测卡按压时没有翘曲，因而能有效地防止对硅晶片的损坏和测量误差。
为了实现以上目的，本发明的发明人在进行了深入的研究后发现，替代金属卡盘盖，当硬度高的陶瓷材料设有用作卡盘盖导体层的导体层时，获得了薄而没有翘曲困扰的晶片探测器。
此外，发明人已发现，由于金属片的厚度太大而使金属片具有高的热容量，所以尽管使用导热率高的金属，具有金属卡盘盖的晶片探测器的热响应特性仍较弱，本发明获得了与通常的看法完全相反的新的技术思想，那就是即使陶瓷材料的导热率次于金属，但使用陶瓷材料有助于通过减小其厚度而降低热容量，继而实现热响应动力学的提高。本发明源自于以上发现。
因此，本发明旨在一种晶片探测器，它包括陶瓷基底和在其表面上形成的导体层(卡盘盖导体层)。
在所述晶片探测器中，所述陶瓷基底最好设有温控装置。
在所述晶片探测器中，所述陶瓷基底最好是由从基本上由氮化物陶瓷、碳化物陶瓷和氧化物陶瓷构成的组中选出的至少一个成分所构成。
此外，所述温控装置最好是Peltier(珀耳贴效应)器件或加热元件。
此外，在所述晶片探测器中，在所述陶瓷基底中最好有至少一个或多个导体层，其表面最好形成有槽(channel)。
此外，最好在所述陶瓷基底的表面上形成设有吸气孔的槽。
附图概述图1是示出依据本发明的晶片探测器的一个例子的示意剖面图。
图2是图1所示晶片探测器的平面图。
图3是图1所示晶片探测器的底视图。
图4是沿图1的线A-A所取的剖面正视图。
图5是示出依据本发明的晶片探测器的另一个例子的示意剖面图。
图6是示出依据本发明的晶片探测器的再一个例子的示意剖面图。
图7是示出依据本发明的晶片探测器的又一个例子的示意剖面图。
图8是示出配有平台的本发明的晶片探测器的示意剖面图。
图9(a)是配有另一个平台的本发明的晶片探测器的示意纵向剖面图，图9(b)是沿(a)的线B-B所取的剖面图。
图10(a)到(d)是示出依据本发明制造晶片探测器的工艺的几个阶段的示意剖面图。
图11(e)到(g)是示出依据本发明制造晶片探测器的工艺的几个阶段的示意剖面图。
图12是示出本发明的晶片探测器所执行的电导率测试的示意剖面图。
图13是示出常规晶片探测器的示意剖面图。
标号说明101，201，301，401晶片探测器2卡盘盖导体层3陶瓷基底5保护电极6接地电极7槽8吸气孔10热绝缘体11平台12喷嘴(blow-out nozzle)13吸气口14冷却介质注入口15支柱(prop)16，17通孔180盲孔19，190，191外部端子引脚41，42加热元件410保护层43金属丝44 Peltier器件440热电元件441陶瓷基底51导电层52非导体层形成区本发明的详细描述现在详细地描述本发明。
本发明的晶片探测器包括陶瓷基底及其表面上的导体层(卡盘盖导体层)。以下，将把该导体层叫做“卡盘盖导体层”。
由于在本发明中使用高硬度陶瓷基底，所以卡盘盖不会在被探测卡的测试器引脚挤压时翘曲，从而所述卡盘盖的厚度可小于金属卡盘盖的厚度。
此外，由于与金属卡盘盖相比可如此减小所述卡盘盖的厚度，所以尽管陶瓷与金属相比其导热率比较低，但在热容量降低时仍可提高晶片探测器的热响应动力学。
图1是示出本发明的晶片探测器的一个例子的示意剖面图；图2是其平面图；图3是其底视图；图4是沿图1的线A-A所取的剖面图。
此晶片探测器包括在平面图中为圆形且在其表面上形成有多个槽7的陶瓷基底3、战略上(strategically)在所述槽7的一部分中形成的通过吸力来吸住硅晶片的多个吸气孔8以及以环形的方式形成的在覆盖包括所述槽7在内的所述陶瓷基底3的大部分时连到硅晶片的电极的卡盘盖导体层2。
另一方面，如图3所示，陶瓷基底3的底面设有平面图中的同轴阵列的加热元件的多个线圈41，加热元件的所述线圈41的两端固定于一外部端子引脚191。此外，保护电极5和接地登记6置于所述陶瓷基底3中，以避免寄生电容和噪声。
本发明的晶片探测器可假设例如图1到4所示的结构。以下，将依次详细地描述本发明的所述晶片探测器和晶片探测器的其它例子的每个部件。
用于本发明的晶片探测器中的陶瓷基底最好是从主要由氮化物陶瓷、碳化物陶瓷和氧化物陶瓷构成的组中选出的至少一个成分。
上述氮化物陶瓷其中包括诸如氮化铝、氮化硅、氮化硼和氮化钛陶瓷等金属氮化物陶瓷。
上述碳化物陶瓷其中包括诸如碳化硅、碳化锆、碳化钛、碳化钽和碳化钨陶瓷等金属氮化物陶瓷。
上述氧化物陶瓷其中包括诸如氧化铝、氧化锆、堇青石和多铝红柱石陶瓷等金属氧化物陶瓷。
这些陶瓷都可单独或组合地使用。
在这些陶瓷中，氮化物陶瓷和碳化物陶瓷优于氧化物陶瓷，因为前两种陶瓷的导热率较佳。
此外，在氮化物陶瓷中，氮化铝陶瓷是最佳的选择，因为它具有180W/m·K的最高导热率。
上述陶瓷材料最好包含200到1000ppm的碳。这部分是因为陶瓷基底的电极图案可能被隐藏，部分因为可获得高的辐射热。碳可以是可通过X射线衍射分析检测的结晶碳或不能这样检测的无定形碳。
本发明的卡盘盖的陶瓷基底的厚度应大于卡盘盖导体层的厚度，具体来说，最好在1到10mm的范围内。
由于本发明中把硅晶片的背面用作电极，所以在陶瓷基底的表面上形成卡盘盖导体层。
上述卡盘盖导体层的厚度最好为1到20μm。如果导体层的厚度小于1μm，则其电阻太高，从而该层不能起到电极的作用。另一方面，如果厚度超过20μm，则该层因导体的应力而易剥落。
可使用从诸如铜、钛、铬、镍、贵金属(如，金、银和铂)、钨和钼等高熔点金属中选出的至少一种金属来构成卡盘盖导体层。
卡盘盖导体层可以是金属或导体陶瓷的多孔层。在多孔层的情况下，如下所述不必设置用于通过吸力吸住的槽，这样，可避免因存在这些槽而破坏晶片，且可实现在整个表面上通过吸力均匀地吸住。
作为这样的多孔材料，可使用烧结金属。
可使用的多孔材料的厚度为1到200μm。可通过焊接(solder)或铜焊(braze)把多孔材料固定于陶瓷基底。
卡盘盖导体层最好包含镍。这是因为这样的层很坚固，从而不易因测试器引脚的挤压力而变形。
卡盘盖导体层的一个特定例子是通过溅射镍然后在其上形成无电电镀镍层而构成的导体层，或者是通过依次溅射钛、钼和镍并进一步通过无电电镀或电镀叠印(superimposition)地沉积镍而构成的导体层。
导体层还可以是通过依次溅射钛、钼和镍并进一步通过无电电镀来依次沉积铜和镍而构成的层。铜层的形成对减小卡盘盖电极的电阻值有贡献。
另一个导体层可以是通过依次溅射钛和铜并进一步通过无电电镀或电镀在其上沉积镍而形成的导体层。
此外，可通过依次溅射铬和铜然后通过无电电镀或电镀叠印地沉积镍来构成导体层。
如上所述，钛和铬对提高导体层对陶瓷的附着力有贡献，而钼保证了更好地附着到镍。
钛和铬层的较佳厚度为0.1到0.5μm，钼的较佳厚度为0.5到7.0μm，镍的较佳厚度为0.4到2.5μm。
所述卡盘盖导体层最好是由其表面上的贵金属层(金、银、铂或钯)形成的，这是因为贵金属层防止基底金属(base metal)的迁移而引起的沾污。所述贵金属层的较佳厚度为0.01到15μm。
在本发明中，陶瓷基底最好设有温控装置，因为这样可在加热和冷却时进行硅晶片的电导率测试。
温控装置不限于图1所示的加热元件41，而可以是Peltier器件。当使用加热元件时，基底可设有诸如小孔(orifice)等用于鼓入诸如空气等冷却介质的冷却装置。
可在多层处设置加热元件。在此情况下，一层处的图案最好与另一层处的图案互补，从而从加热平面来看，图案存在于一层处或另一层处。相互参差的排列是一适当的例子。
加热元件可以是例如烧结金属元件或导电陶瓷元件、金属箔和金属丝。较佳的烧结金属为烧结的钨和/或烧结的钼。这些金属相对难于被氧化，且具有发热所需的足够高的电阻值。
作为导电陶瓷，可使用钨的碳化物和/或钼。
当将在陶瓷基底的外部形成加热元件时，较佳的烧结金属是烧结的贵金属(金、银、钯、铂)或镍。具体来说，可使用银或银-钯。
用于所述烧结金属的金属粉末的形式可以是例如球状、片状或混合的球-片。
烧结金属可包含所添加的金属氧化物。金属氧化物的内含物将保证提高金属粉末对氮化物陶瓷或碳化物陶瓷的附着力。所述金属氧化物增强金属粉末对氮化物或碳化物陶瓷的附着力的原因不是非常清楚，但可能是通过待成为一体的金属氧化物而使金属粉末上形成的微小氧化膜与氮化物或碳化物陶瓷烧结在一起，从而可保证在金属粉末与氮化物或碳化物陶瓷之间有良好的附着。
上述金属氧化物最好是从氧化铅、氧化锌、二氧化硅、氧化硼(B2O3)、氧化铝、氧化钇和氧化钛构成的组中选出的至少一个成分。使用金属氧化物的原因在于，这些氧化物改善了金属粉末与氮化物或碳化物陶瓷之间的附着，而不增加加热元件的电阻值。
以金属粉末为基础，上述金属氧化物的比例最好不小于0.1个重量百分比且小于10个重量百分比。在此范围内，可改善金属粉末与氮化物或碳化物陶瓷之间的附着，而不引起电阻的过多增加。
把金属氧化物的总量取作100个重量份(weight part)，则氧化铅、氧化锌、二氧化硅、氧化硼(B2O3)、氧化铝、氧化钇和氧化钛的较佳比例为，氧化铅占1到10个重量份，二氧化硅占1到30个重量份，氧化硼占5到50个重量份，氧化锌占20到70个重量份，氧化铝占1到10个重量份，氧化钇占1到50个重量份，氧化钛占1到50个重量份。然而，较佳的是它们的总量不超过100个重量份。这是因为这些范围尤其有用于提高对氮化物陶瓷的附着力。
在把加热元件置于陶瓷基底的表面时，加热元件的表面最好覆盖有金属层410[图11(e)]。加热元件包括金属粉末的烧结体，在暴露时，该加热元件易于氧化，从而使电阻值发生变化。可通过给加热元件的表面覆盖一金属层来防止这一氧化。
金属层的厚度最好为0.1到10μm。在此范围内，可避免加热元件的氧化，而不改变加热元件的电阻值。
用于所述涂层的金属可以是任何不氧化的金属。尤其是，可有利地使用从金、银、钯、铂和镍构成的组中选出的至少一种金属。其中，镍尤其较佳。这是因为，在必须给加热元件设置连到电源的端子且这些端子焊接到加热元件时，镍防止了焊料的热扩散。作为连接端子，可使用包括苯乙烯树脂(copal)的端子引脚。
当在加热板内形成加热元件时，加热元件的表面不氧化，从而它不需要覆盖。当在加热板内如此形成加热元件时，可部分地暴露加热元件的表面。
作为用作加热元件的金属箔，通过对镍箔或不锈钢箔进行图案-蚀刻而形成的加热元件是较佳的。
可把经构图的金属箔与树脂膜等接合起来。
作为金属丝，可以是上述的钨丝、钼丝等。
把Peltier器件用作所述温控装置的优点在于，可通过改变电流的流动方向来实行加热和冷却。
如图7所示，通过把p和n型热电元件440串联并把它们接合到例如陶瓷板441来形成Peltier器件。
作为Peltier器件，可以是上述的硅-锗器件、铋-锑器件以及铅-碲器件。
在本发明中，最好至少一个电气导电层夹在温控装置与卡盘盖导体层之间。图1所示的保护电极5和接地电极6对应于所述导电层。
保护电极5是用于消除测量电路中的寄生电容的电极，对保护电极5给出测量电路(即，图1中的卡盘盖导体层2)的地电位。设置接地电极6是为了消除来自温控装置的噪声。
这些电极的较佳厚度为1到20μm。如果电极太薄，则电阻值增加。如果它们太厚，则陶瓷基底可能会翘曲或抗热冲击的能力将降低。
最好以图4所示的网格的形式来设置所述保护电极5和接地电极6中的每一个。因而，在圆形导体层51中规则地布置有多个矩形的非导体层形成区52。此布局用于提高导体层上下的陶瓷之间的附着力。
依据本发明的晶片探测器的卡盘盖层的表面最好设有图2所示的槽7和吸气孔8。设置多个吸气孔8，以保证均匀的吸力。通过这一手段，在放置了硅晶片W后，可从吸气孔8中吸取空气，以吸住硅晶片W。
例如，依据本发明的晶片探测器包括晶片探测器101，如图1所示，它包括陶瓷基底3、置于其底面上的加热元件41、卡盘盖导体层2和夹在加热元件41与卡盘盖导体层2之间的保护电极5层及接地电极6层；晶片探测器201，如图5所示，它包括陶瓷基底3、置于所述陶瓷基底3内的平的加热元件42、卡盘盖导体层2和夹在所述加热元件42与卡盘盖导体层2之间的保护电极5及接地电极6；晶片探测器301，如图6所示，它包括陶瓷基底3、嵌入所示陶瓷基底3的构成加热元件的金属丝43、卡盘盖导体层2和夹在所述金属丝43与卡盘盖导体层2之间的保护电极5及接地电极6；以及晶片探测器401，如图7所示，它包括陶瓷基底3、在所述陶瓷基底3的外部形成的Peltier器件44(包括热电元件440和陶瓷基底441)、卡盘盖导体层2和夹在所述Peltier器件44与卡盘盖导体层2之间的保护电极5及接地电极6。上述所有的的晶片探测器都具有槽7和吸气孔8作为必要的部件结构。
在本发明中，如图1到7所示，加热元件42和43在陶瓷基底3[图5和6]内形成，保护电极5和接地电极6[图1到7]也在陶瓷基底3内形成，从而需要用于把它们连到外部端子的连接部件(被镀敷的通孔)16、17和18。通过填充诸如钨膏或钼膏等高熔点金属膏或诸如碳化钨或碳化钼等导电陶瓷来形成被镀敷的通孔16、17和18。
连接部件(被镀敷的通孔)16、17和18的较佳直径为0.1到10mm。这是因为可防止破裂和应变，同时可防止断开。
把经镀敷的通孔用作连接焊接区(pad)来连接外部引脚[图11(g)]。
通过焊接或铜焊来形成连接。铜焊的材料中包括铜焊银、铜焊钯、铜焊铝和铜焊金。较佳的铜焊金为Au-Ni合金。这是因为Au-Ni合金示出良好地附着于钨。
Au/Ni比最好为[81.5到82.5(wt.％)]/[18.5到17.5(wt.％)]。
Au-Ni层的厚度最好为0.1到50μm。这是因为此范围提供充分连接。在10-6帕到10-5帕的高真空中暴露于500到1000℃的高温时，Au-Cu合金将经历老化，但Au-Ni合金在此条件下不会老化。在把总的数量取作100个重量份时，Au-Ni合金中的杂质元素的数量最好小于1个重量份。
在本发明中，可在必要时把热电偶嵌入陶瓷基底中。然后，可用这些热电偶测量加热元件的温度，并依据该数据改变电压或电流值来控制温度。
热电偶与金属丝的结的尺寸最好不小于每个金属丝的裸线直径，但不超过0.5mm。通过满足上述要求，可把结的热容量保持得很小，结果，可精确而快速地把温度转换成电流值。结果，改进了温控，也使晶片加热表面上的温度分布变窄。
如JIS C-1602(1980)中所列举的，上述热电偶包括K型、R型、B型、S型、E型、J型和T型热电偶。
图8是用于支撑具有上述结构的本发明的晶片探测器的平台11的示意剖面图。
此平台11形成有用于冷却介质的喷嘴12，从冷却介质注入口14导入冷却介质。这样，推动从吸气口13吸取的空气经由吸气孔8进入槽7，从而吸住设在晶片探测器上的硅晶片(未示出)。
图9(a)是另一平台的示意纵向剖面图，(b)是沿(a)的线B-B所取的剖面图。如图9所示，此平台设有用于防止晶片探测器在受到探测卡的测试器引脚的挤压时发生翘曲的多个支柱15。
平台可包括铝合金或不锈钢。
现在参考图10和11的剖面图来描述制造本发明的晶片探测器的典型工艺。
(1)首先，用粘合剂和溶剂混合注入氧化物陶瓷、氮化物陶瓷和碳化物陶瓷等陶瓷材料的粉末并进行铸模，以制备生片(green sheet)30。
作为上述陶瓷粉末，可使用例如氮化铝或碳化硅粉末。在必要时，可添加注入氧化钇等烧结辅助剂。
上述粘合剂最好是从丙烯酸粘合剂、乙烯纤维素粘合剂、丁基溶纤剂和聚乙烯醇构成的组中选出的至少一个成分。
作为溶剂，较佳的是使用从α-萜品醇和乙二醇构成的组中选出的至少一个成分。
用刮刀法把通过混合以上材料获得的膏铸模成片状，以制备所述生片30。
在必要时，此生片30可设有用于接受晶片支撑的硅引脚的通孔以及用于嵌入热电偶的空腔。可通过例如冲压来形成通孔和空腔。
生片30的较佳厚度约0.1到5mm。
然后，给生片30印刷保护电极和接地电极。
考虑到生片30的收缩率，此印刷是如此进行的，从而保证预定的长宽比，从而提供保护电极印50和接地电极印60。
可通过使用包含导电陶瓷或金属粉末的导电膏来提供这些印刷。
这种导电膏中的最佳导电陶瓷粉末是碳化钨或碳化钼的粉末。这是因为这些粉末难于氧化，因而最不易降低导热率。
作为所述金属粉末，可使用例如钨、钼、铂或镍的粉末。
所述导电陶瓷粉末或金属粉末的较佳平均粒径为0.1到5μm。这是因为，如果使用以上范围以外的任何较大粒子或较小粒子，膏可能难于印刷。
最佳的膏是85到97重量份的金属粉末或导电陶瓷粉末、1.5到10重量份的从丙烯酸粘合剂、乙烯纤维素粘合剂、丁基溶纤剂和聚乙烯醇中选出的至少一种粘合剂以及1.5到10重量份的从α-萜品醇、乙二醇、乙醇和丁醇中选出的至少一种溶剂构成的混合的混合物。
给通过例如冲压形成的孔填充导电膏，以提供经镀敷的通孔印160和170。
然后，如图10(a)所示，把印刷有50、60、160和170的生片30与未印刷的生片30层叠起来。把未印刷的生片30层叠到加热元件一侧，因为经镀敷的通孔的端面不暴露，继而在形成加热元件的烧结过程中不会氧化。如果在被镀敷的通孔的端面暴露的状态下来进行形成加热元件的烧结操作，则必须溅射诸如镍等难于氧化的金属。更好，可覆盖Au-Ni的铜焊金。
(2)然后，如图10(b)所示，对层叠体进行热压，以烧结生片和导电膏。
较佳的烧结温度为1000到2000℃，较佳的烧结压强为100到200kg/cm2。在惰性气体的气氛中实行加热和加压。可用于此目的的惰性气体包括氩气和氮气。通过以上过程，构成了被镀敷的通孔16和17、保护电极5和接地电极6。
(3)然后，如图10(c)所示，在烧结的坯块的表面上形成槽7。槽是利用例如钻头或通过喷砂形成的。
(4)然后，如图10(d)所示，把导电膏印刷在烧结坯块的底面上并进行烧制，以构成加热元件41。
(5)然后，如图11(e)所示，给其上待设定硅晶片的表面(形成有槽的表面)溅射钛、钼、镍等，接着通过无电电镀沉积镍，以完成卡盘盖导体层2。与后一操作同步，也通过镍的无电电镀在加热元件41的表面上形成保护层410。
(6)然后，如图11(f)所示，提供从槽7延伸到背面的吸气孔8和用于连到外部端子的盲孔180。
最好使盲孔的内壁的至少部分导电，最好把导电内壁连到保护电极、接地电极等。
(7)最后，如图11(g)所示，把焊膏印刷到加热元件41的表面的连接区上，把外部引脚191设定就位，加热回流。较佳的加热温度为200到500℃。
还通过铜焊金对盲孔180设置外部端子19和190。在必要时，可形成到达底部的孔，在其中嵌入热电偶。
可使用的焊料包括银-铅、铅-锡、铋-锡和其它合金焊料。焊料层的厚度最好为0.1到50μm。在此厚度范围内，可建立有效的焊点(solder joint)。
虽然在以上描述中把晶片探测器101[图1]叫做目标产品，但可把所述加热元件印刷在生片上，以提供晶片探测器201[图5]。为了制造晶片探测器301[图6]，可把用作所述保护电极和接地电极的金属片和用作所述加热元件的金属丝嵌入陶瓷粉末中，并烧结粉末。
为了制造晶片探测器401[图7]，可通过热-喷涂的金属层来附着Peltier器件。
本发明的较佳实施方式现在更详细地描述本发明。
例1生产晶片探测器101[图1](1)通过刮刀法对包括100重量份的氮化铝粉末(Tokuyama Co.，平均粒径1.1μm)、4重量份的氧化钇(平均粒径0.4μm)、11.5重量份的丙烯酸粘合剂、0.5重量份的分散剂和53重量份的醇(卜丁醇和乙醇)的合成物进行铸模，以提供0.47mm厚的生片。
(2)在80℃下把此生片干燥5小时后，通过冲压钻出用于把加热元件连到外部端子引脚的镀敷通孔用的通孔。
(3)通过把平均粒径为1μm的100重量份的碳化钨粉末、3.0重量份的丙烯酸粘合剂、3.5重量份的溶剂α-萜品醇和0.3重量份的分散剂混合来制备导电膏A。
还通过把平均粒径为3μm的100重量份的钨粉末、1.9重量份的丙烯酸粘合剂、3.7重量份的溶剂α-萜品醇和0.2重量份的分散剂混合来制备导电膏B。
然后，通过对以上导电膏A的丝网印刷在生片上形成保护电极网格图案印50和接地电极网格图案印60。
此外，给用于连到端子引脚的所述镀敷通孔的通孔填充以上的导电膏B。
然后，交替放置50块经印刷的生片和未经印刷的生片并在130℃和80kg/cm2下把它们粘合在一起，以提供一层叠体[图10(a)]。
(4)然后，在氮气中在600℃下对此层叠体进行5小时的脱脂，然后，在1890℃和150kg/cm2下热压3小时，以提供4mm厚的氮化铝板。从该板切割出直径为230mm的圆盘，以提供陶瓷板[图10(b)]。每个镀敷通孔16和17的尺寸是直径3.0mm，深度3.0mm。
保护电极5和接地电极6中每一个的厚度为10μm，保护电极5的位置离开晶片安装表面为1.2mm，接地电极6的位置离开晶片安装表面为3.0mm。
(5)以金刚石砂轮对以上步骤(4)中获得的板进行抛光，通过设定就位的掩模，进行SiC等喷砂，以提供具有容纳热电偶用的空腔(未示出)以及通过吸力吸住硅晶片的多个槽7(0.5mm宽×0.5mm深)的表面[图10(c)]。
(6)然后，把加热元件41印刷在与晶片安装一侧相对的一侧。此印刷是使用导电膏来进行的。这里使用的导电膏是来自Tokuriki Chemical ResearchInstitute的Solbest PS603D，该导电膏一般用于在印刷电路板中形成经镀敷的通孔。以100重量份的银为基础，此导电膏是包含7.5重量份的金属氧化物合成物(包括重量比为5/55/10/25/5的氧化铅、氧化锌、二氧化硅、氧化硼和氧化铝)的银/铅膏。
银的平均粒径为4.5μm，且为片状(flaky)。
(7)在780℃下对印刷有上述导电膏的加热器板进行加热，以烧结导电膏中的银和铅，并把此膏印刷到导电基底3上。然后，把加热器板浸入镍无电电镀池中，该池中包括硫酸镍(30g/L)、硼酸(30g/L)、氯化铵(30g/L)和Rochelle盐(60g/L)的水溶液，以在烧结的银41的表面上沉积硼含量不大于1个重量百分比的1μm厚的镍层410。然后，此加热器板在120℃下经历3小时的退火。
包括烧结的银的加热元件的厚度为5μm，宽度为2.4mm，且面电阻率为7.7mΩ/□[图10(d)]。
(8)对形成有槽7的表面依次进行溅射，以沉积钛层、钼层和镍层。作为溅射设备，使用Japan Vacuum Technology的SV-4540。溅射条件是；气压0.6帕、温度100℃以及功率200瓦。在30秒到1分钟的范围内调节每个金属种类的溅射时间。
所形成的膜的厚度是从荧光X射线分析仪的图象输出中确定的。因而，钛层的厚度为0.3μm，钼层的厚度为2μm，镍层的厚度为1μm。
(9)使用包括硫酸镍(30g/L)、硼酸(30g/L)、氯化铵(30g/L)和Rochelle盐(60/L)的水溶液的镍无电电镀池以及包括硫酸镍(250到350g/L)、氯化镍(40到70g/L)和硼酸(30到50g/L)且以硫酸调节到pH为2.4到4.5的镍电镀池，浸入以上步骤(8)中获得的的陶瓷板，以在上述被溅射的金属层的表面上沉积硼含量不大于1个重量百分比的7μm厚的镍层，在120℃下对如此形成的镍层退火3小时。
加热元件的表面不允许电流，因此，不能覆盖经电镀的镍。
然后，在93℃下把把该板浸入金无电电镀溶液中1分钟，以在所镀敷的镍层15上形成1m厚的金层[图11(e)]，该溶液包含氰化钾金(2g/L)、氯化铵(75g/L)、柠檬酸钠(50g/L)和次磷酸钠(10g/L)。
(10)钻出从槽7延伸到板的背侧的吸气孔8，并进一步提供用于暴露经镀敷的通孔16和17的盲孔180[图10(f)]。给盲孔180填充Ni-Au合金的铜焊金(Au81.5wt.％，Ni18.4wt.％，杂质0.1wt.％)，然后对其进行加热并在970℃下产生回流，以连到包括苯乙烯树脂的外部端子引脚19和190[图11(g)]。此外，加热元件设有经由一焊接层的外部引脚191(锡∶铅＝9∶1)。
(11)然后，把用于温控的多个热电偶嵌入空腔中，以提供设有加热器的完成的晶片探测器101。
(12)通过包括陶瓷纤维(Ibiden，IbiwoolTM)的热绝缘体10，给此晶片探测器101装配剖面结构如图8所示的不锈钢平台。此平台11设有用于调整晶片探测器101的温度的冷却气体喷嘴12。此外，它设有用于吸取吸住硅晶片所需的空气的吸气孔13。
例2生产晶片探测器201[图5]
(1)通过刮刀法对包括100重量份的氮化铝粉末(Tokuyama Co.，平均粒径1.1μm)、4重量份的氧化钇(平均粒径0.4μm)、11.5重量份的丙烯酸粘合剂、0.5重量份的分散剂和53重量份的醇(1-丁醇和乙醇)的合成物进行铸模，以提供0.47mm厚的生片。
(2)在80℃下把此生片干燥5小时后，通过冲压钻出用于把加热元件连到外部端子引脚的镀敷通孔用的通孔。
(3)通过把平均粒径为1μm的100重量份的碳化钨粉末、3.0重量份的丙烯酸粘合剂、3.5重量份的溶剂α-萜品醇和0.3重量份的分散剂混合来制备导电膏A。
还通过把平均粒径为3μm的100重量份的钨粉末、1.9重量份的丙烯酸粘合剂、3.7重量份的溶剂α-萜品醇和0.2重量份的分散剂混合来制备导电膏B。
然后，通过以上导电膏A的丝网印刷在生片上形成保护电极网格图案印和接地电极网格图案印。此外，印刷图3所示同轴图案的加热元件。
此外，给用于连到端子引脚的所述镀敷通孔的通孔填充以上的导电膏B。
然后，交替放置50块经印刷的生片和未经印刷的生片并在130℃和80kg/cm2下把它们粘合在一起，以提供一层叠体。
(4)在氮气中在600℃下对此层叠体进行5小时的脱脂，然后，在1890℃和150kg/cm2下热压3小时，以提供3mm厚的氮化铝板。从该板切割出直径为230mm的圆盘，以提供陶瓷板。每个镀敷通孔16和17的尺寸是直径2.0nm，深度3.0mm。
保护电极5和接地电极6中每一个的厚度为6μm，保护电极5的位置离开晶片安装表面为0.7mm，接地电极6的位置离开晶片安装表面为1.4mm，加热元件的位置离开晶片安装表面为2.8mm。
(5)以金刚石砂轮对以上步骤(4)中获得的板进行抛光，通过设定就位的掩模，进行SiC等喷砂，以提供具有容纳热电偶用的空腔(未示出)以及通过吸力吸住硅晶片的多个槽7(0.5mm宽×0.5mm深)的表面。
(6)对形成有槽7的表面依次进行溅射，以沉积钛层、钼层和镍层。作为溅射设备，使用Japan Vacuum Technology的SV-4540。溅射条件是；气压0.6帕、温度100℃以及功率200瓦。在30秒到1分钟的范围内调节每个金属种类的溅射时间。
如此获得的膜的厚度是从荧光X射线分析仪的图象输出中确定的。因而，钛层的厚度为0.5μm，钼层的厚度为4μm，镍层的厚度为1.5μm。
(7)把以上步骤(6)中获得的陶瓷板3浸入包括硫酸镍(30g/L)、硼酸(30g/L)、氯化铵(30g/L)和Rochelle盐(60/L)的水溶液的镍无电电镀池中，以在所述被溅射的金属层的表面上沉积硼含量不止1个重量百分比的7μm厚的镍层，在120℃下对如此形成的镍层退火3小时。
然后，在93℃下把把该板浸入金无电电镀溶液中1分钟，以在所镀敷的镍层上形成1m厚的镀敷金层，该溶液包含氰化钾金(2g/L)、氯化铵(75g/L)、柠檬酸钠(50g/L)和次磷酸钠(10g/L)。
(8)钻出从槽7延伸到板的背侧的吸气孔8，并进一步提供用于暴露经镀敷的通孔16和17的盲孔180。给盲孔180填充Ni-Au合金的铜焊金(Au81.5wt.％，Ni18.4wt.％，杂质0.1wt.％)，然后对其进行加热并在970℃下产生回流，以连到包括苯乙烯树脂的外部端子引脚19和190。外部端子可包括硅晶片W。
(9)然后，把用于温控的多个热电偶嵌入空腔中，以提供设有加热器的晶片探测器201。
(10)通过包括陶瓷纤维(Ibiden，IbiwoolTM)的热绝缘体10，给此晶片探测器201装配剖面结构如图9所示的不锈钢平台。此平台11形成有用于防止晶片探测器翘曲的支柱15。此外，它还设有用于吸取吸住硅晶片所需的空气的吸气孔13。
例3生产晶片探测器301[图6](1)对10μm厚的钨箔进行冲孔，以形成网格状电极。
把两片网格电极(它们分别用作保护电极5和接地电极6)和钨丝以及100重量份的氮化铝粉末(Tokuyama Co.，平均粒径1.1μm)和4个重量份的氧化钇(平均粒径0.4μm)放入一模子中，在氮气中在1890℃和150kg/cm2下进行3小时的热压，以制备3mm厚的氮化铝板。从该板切割出直径为230mm的圆盘，以提供一板。
(2)使该板经历例2的步骤(5)到(10)，以提供晶片探测器301，把此晶片探测器301设置在例1中如图8所示的平台11上。
例4制造晶片探测器401[图7]在重复了例1的步骤(1)到(5)和(8)到(10)后，在与晶片安装表面相对的表面上进行镍的热喷涂。然后，附着铅-碲系统的Peltier器件，以提供晶片探测器401。如同例1，把此晶片探测器安装在图8所示的平台11上。
例5
使用碳化硅作为陶瓷基底来制造晶片探测器除了以下特点和条件以外，重复例3的过程来制造晶片探测器。
这样，使用平均粒径为1.0μm的100重量份的碳化硅粉末、两个网格电极(它们分别用作保护电极5和接地电极6)以及涂敷有溶胶(包括10个重量百分比的四乙氧基甲硅烷、0.5重量百分比的盐酸和89.5重量百分比的晶片)的钨丝，在1900℃下进行烧结。上述溶胶在烧结时变为SiO2，以形成绝缘层。
然后，把在例5中如此获得的晶片探测器301安装在例1中如图8所示的平台11上。
例6使用氧化铝作为陶瓷基底来制造晶片探测器除了以下特点和条件以外，重复例1的过程来制造晶片探测器。
这样，通过刮刀法对通过混合100重量份的氧化铝粉末(Tokuyama Co.，平均粒径1.5μm)、11.5重量份的丙烯酸粘合剂、0.5重量份的分散剂和53重量份的醇(1-丁醇和乙醇)而制备的合成物进行铸模，以提供0.5mm厚的生片。烧结温度为1000℃。
然后，把在例6中如此获得的晶片探测器安装在例1中如图8所示的平台11上。
例7(1)把平均粒径为3μm的钨粉末置于圆盘状模子中，在氮气中在1890℃和150kg/cm2下进行3小时的热压，以制备直径为200mm且厚度为110μm的多孔卡盘盖钨导体层。
(2)然后，重复例1的步骤(1)到(4)和(5)到(7)，以提供设有保护电极、接地电极和加热元件的陶瓷板。
(3)把以上步骤(1)中获得的多孔卡盘盖导体层通过铜焊金(与例1的步骤(10)中所使用的相同)安装在陶瓷板上并在970℃下加热以进行回流。
(4)然后，重复步骤(10)到(12)的序列，以提供晶片探测器。
把此例中获得的晶片探测器均匀地吸住半导体晶片的卡盘盖导体层。
比较例子1基本上依据日本公告公开平-3-40947中所述的方法来制造图12所示结构的金属晶片探测器。
因而，此晶片探测器包括直径为230mm且厚度为15mm的不锈钢圆盘、所述不锈钢圆盘下的云母层3B以及置于所述云母层以下的直径为230mm且厚度为20mm的铜圆盘100B。在铜圆盘100B以下，还经由云母层3B附着了镍铬合金丝加热元件4B。卡盘盖的表面形成槽7。
如同例1，把以上晶片探测器安装在图8所示的平台11上。
比较例子2除了把1.5mm厚的不锈钢片用作卡盘盖1B且在其下依次放置云母层3B和1.5mm的铜片100B以外，依据与比较例子1的晶片探测器相同的方式来制造金属晶片探测器。
把该晶片探测器安装在例1中如图8所示的平台11上。
评估方法在以上每个例子和比较例子中所制造的晶片探测器上，设定图12所示的硅晶片W，在温度控制下通过按压探测卡601来进行电导率测试。
测量温度上升到150℃的时间。此外，确定15kg/cm2的压强下晶片探测器在受到探测卡的挤压时的翘曲量。以Kyocera外形计(form meter)NonowayTM来测量翘曲量。
在依据例2的晶片探测器的情况下，首先把它设定在设有抗翘曲支柱的平台上并测量翘曲，然后把它设定在图8所示没有支柱的平台上并测量翘曲。其结果如表1所示。
表1
注意*1有支柱*2没有支柱工业应用性如上所述，本发明的晶片探测器不仅重量轻且热响应动力学极佳，而且它在受到探测卡的挤压时没有翘曲，从而可有效地防止硅晶片的断裂和测量误差。
权利要求
1.一种晶片探测器，包括陶瓷基底及其表面上形成的导体层。
2.如权利要求1所述的晶片探测器，其特征在于所述导体层是卡盘盖导体层。
3.如权利要求1或2所述的晶片探测器，其特征在于所述陶瓷基底设有温控装置。
4.如权利要求1到3中任一项所述的晶片探测器，其特征在于所述陶瓷基底由从主要由氮化物陶瓷、碳化物陶瓷和氧化物陶瓷构成的组中选出的至少一个成分所构成。
5.如权利要求1到4中任一项所述的晶片探测器，其特征在于所述温控装置是珀耳贴效应器件。
6.如权利要求1到5中任一项所述的晶片探测器，其特征在于所述温控装置是加热元件。
7.如权利要求1到6中任一项所述的晶片探测器，其特征在于在所述陶瓷基底中有至少一个导体层。
8.如权利要求1到7中任一项所述的晶片探测器，其特征在于所述陶瓷基底的表面上形成有槽。
9.如权利要求1到8中任一项所述的晶片探测器，其特征在于在所述陶瓷基底的表面上形成有槽，这些槽设有吸气孔。
10.如权利要求1所述的晶片探测器，其特征在于所述导体层为多孔层。
全文摘要
本发明的目的在于提供一种晶片探测器,它重量轻、热响应动力学极佳且在受到探测卡的挤压时没有翘曲,因而能有效地保护它防止对硅晶片的损坏和测量误差。本发明涉及一种陶瓷基底的表面上形成有导体层的晶片探测器。
文档编号G01R3/00GK1329753SQ99814050
公开日2002年1月2日 申请日期1999年10月15日 优先权日1999年7月15日
发明者伊藤淳, 平松靖二, 伊藤康隆, 古川正和 申请人:Ibiden股份有限公司