一种兼容式码盘测角装置的制造方法
【技术领域】
[0001]本发明属于复合测试环境的惯性测试设备，具体地涉及包括两种类型位置编码器的数据采集装置。
【背景技术】
[0002]位置编码器是工业自动控制中重要的反馈环节执行元件，目前常用的位置测量元件有旋转变压器、感应同步器、光电编码器等。这几种传感器因它们不同的特点而用在不同的场合。其中光电编码器由于具有精度高、抗干扰能力强、工作可靠性好、接口简单、体积小、重量轻和易于维护等优点，因而在雷达、机器人、回转台、数控机床等领域获得了非常广泛的应用。增量式编码器以互补脉冲形式输出相对位置，其脉冲频率随着编码器分辨率的提高而增高，过高频率的脉冲信号将给处理和传输带来困难。绝对式编码器输出绝对位置，其信号输出形式有串行和并行两种接口。并行接口由于占用太多的数据线，因而高精度的编码器一般采用串行输出。同步串行通信比异步串行通信的速度要快，因而同步串行接口(SSI)以及在此基础上发展起来的Endat、BISS等协议在光电编码器上得到了广泛应用。目前的大多数数字运动控制器多选用国内外通用DSP运动控制模板产品，其反馈输入接口模块化度较低，接口类型单一，使系统对用户设备测试新要求的适应性、配置灵活性受到限制，智能化程度不高。由此造成设备研制周期长、可靠性不高、售后服务成本上升等问题。并且国内在惯性测试与运动仿真设备的多功能，组合化方面更落后于国外先进水平，研制的设备功能往往较单一，在运动的组合化，测试方式的组合化方面不但落后于国外水平，而且也落后于国内对此类设备的需求，特别是复合测试环境的惯性测试设备方面，国内基本上还是空白，而随着惯性技术和国防工业的发展，对此类设备的需求也越来越强烈。鉴于此提出一种基于FPGA的新接口，来实现对这以上几种通用的位置编码器的信号的采集与处理。
【发明内容】
[0003]一种兼容式码盘测角装置，其特征在于:包括绝对式码盘和增量式码盘，所述测角装置包括码盘输入接口、信号处理电路、FPGA内逻辑处理电路和输出信号接口。
[0004]绝对式码盘的信号处理电路由差分信号驱动电路、FPAG内协议解析控制器、DSP总线译码和并行接口组成，通过配置实现了对绝对位置式光电编码器进行位置读数，采用点对点连接，通过遵循差分信号标准的收发元件驱动电路，在协议解析控制器的同步时钟激励下，包括位置值和参数的数据可以实现在编码器和FPGA之间的双向传输。
[0005]增量式码盘信号处理电路由差分信号驱动电路、滤波电路、四细分及辨向电路、24位可逆计数器组成，码盘信号的输入处理由滤波电路实现，处理后的正交信号通过有限状态机实现辨向和计数；所述滤波电路由施密特触发器与数字延迟滤波器构成，用于抑制混入正交信号的噪声。
【附图说明】
[0006]图1为本发明的测角系统结构图；
[0007]图2为本发明的增量式系统功能框图；
[0008]图3为本发明的增量式系统的数字滤波原理图；
[0009]图4为本发明的增量式系统的处理模块状态转换图；
[0010]图5为本发明的绝对式系统功能框图；
[0011]图6为本发明的绝对式系统控制时序图。
【具体实施方式】
[0012]本发明的目的是为了提供一种兼容绝对式，增量式光电编码器的测角系统。本测角系统主要包括码盘输入接口，各部分信号处理电路，FPGA内逻辑处理电路组成，输出接口信号组成。系统结构图1如下:
[0013]测量元件的类型选择及转换利用FPGA可灵活配置的功能来实现。下面将分别介绍几种测量元件的信号处理原理及转换方式。
[0014]增量式光电编码器测量系统实现
[0015]增量式光电角度编码器常见的接口电路一般都是根据A相或B相信号在一个脉冲周期中的某一特定跳变沿时刻，另一个信号的电平高低来进行方向识别和计数测量的，还有直接根据A相信号相对于B相信号超前或滞后1/4周期的关系，对计数电路进行相应的加计数或减计数的判断，这些方法抗干扰能力较差，一旦外界干扰引起编码器在某一方向运动过程中A相信号和B相信号的错误跳变，方向判断极易出错，同时会导致计数操作发生重复计数现象，由于干扰抖动是随机的，导致重复计数次数无法确定，最终计量结果与实际位移两者存在很大。针对以上问题，本发明使用了一种基于有限状态机的增量式光电编码器辨向和计数接口电路，解决现有的一些接口电路中存在的抗噪声干扰和消除抖动影响能力差的问题。如图3所示，整个码盘信号处理电路主要由滤波电路，四细分及辨向电路、24位可逆计数器等组成。系统设计中采用Altera公司的FPGA芯片EP2C8Q208I8实现，FPGA开发工具选用Altera公司的第4代可编程逻辑器件开发软件Quartus II，该软件能实现FPGA的设计输入、设计处理、器件编程、功能仿真、时序仿真和器件测试等所有功能。输入设计采用硬件描述语言和图形输入混合编程的方法，设计过程简洁明了，可实现从顶层到底层的电路设计。程序的烧写采用ASP接口方式。
[0016]滤波器的实现
[0017]码盘信号的输入处理由滤波器实现，它主要由施密特触发器与数字延迟滤波器构成，用于抑制混入正交信号的噪声。正交信号通过施密特触发器后，必须保持3个上升沿才能通过数字滤波器，小于IV个触发时钟的低电平噪声被滤除，高电平、持续时间短的噪声脉冲通过数字滤波器时也被滤除。
[0018]细分辨向电路
[0019]从上面码盘信号测量原理中可知A、B有以下关系，当码盘正向移动时，输出的A相信号的相位超前B相90度，则在一个周期内，两相信号共有4次相对变化:00 -〉10 -)
11- )01 - >00.这样，如果每发生一次变化，可逆计数器便实现一次加计数，一个周期内共可实现4次加计数，从而实现正转状态的四倍频计数。当码盘反向移动时，输出的A相信号的相位滞后于B相信号90度，则一个周期内两相信号也有4次相对变化:00 -)01-)11-)10-)00.同理，如果每发生一次变化，可逆计数器便实现一次减计数，在一个周期内，共可实现4次减计数，就实现了反转状态的四倍频计数。当线路受到干扰或出现故障时，可能出现其他状态转换过程，此时计数器不进行计数操作。综合上述分析，可以做出处理模块状态转换图，如图4所示。
[0020]其中+1分别表示计数器加1，_1分别表示计数器减1，O表示计数器不动作。VHDL作为IEEE所规范的硬件描述语言，可以描述电路功能、信号连接关系及定时关系，它比电路原理图能更有效地表达硬件电路的特征，具有设计安全、方法灵活、支持广泛、语言标准规范、易于共享和复用等优点。运用VHDL语言在FPGA中实现对光电编码器信号的四细分与辨向的处理具有一定的优越性:一方面，克服了的门电路、触发器的参数特性可能不完全导致的缺点，能保证在相同转速下四细分脉冲信号的周期保持一致；另一方面，采用VHDL语言在FPGA中以RTL描述方式实现。设计者只需了解电路的外部特性和功能就可以正确描述，而不需了解电路结构，使得其抗干扰能力比分离器件有了很大提高。此外，由于其现场可编程，增强了系统的灵活性、通用性和可靠性。因此，本功能模块使用VHDL语言实现。
[0021]可逆计数器实现
[0022]本系统中的采用32计数器采用VHDL语言进行设计。输入信号定义为时钟clk、方向信号dir，计数器信号pin，计数器预置寄存器PRO (31:0)清零信号RES。输出信号定义为32位的计数结果lock (31:0)。用VHDL语言程序，只显示进程中的处理，如下所示，同时在程序设计后都利用QUARTUS软件进行了功能仿真并在项目中进行实际验证了其正确性，由于篇幅的关系此处功能仿真的过程不再赘述。
[0023]绝对式编码器测量系统实现
[0024]由ENDAT2.2，BISS协议可知，虽然他们是由于不同的厂家为传输绝对式码盘位置而采用不同数据格式，但是它们也都有共同的特征，本质上都是同步串行数据传输，所以本系统充分利用FPGA灵活配置的特点，在FPGA内设计一种控制器，通过改变配置，可以将绝对式编码器两种常用串行协议ENDAT2.2，BISS同可以解析，用于伺服系统中DSP和编码器之间的高速、实时通信。系统用户可根据实际需要灵活配置为哪一种协议。此测角系统采用Altera公司的型号为CycloneII系列FPGA芯片EP2C8Q208I8实现，用以实现与串行通讯绝对式码盘接口、译码逻辑等功能。
[0025]如图5所示，整个绝对式码盘信号处理电路主要由差分信号驱动电路，FPAG内协议解析控制器、DSP总线译码，并行接口等组成。系统通过配置实现了对海德汉RCN226 (endat2.2)及RENISHAW的RA26BAA229B (BISS)型号的绝对位置式光电编码器进行位置读数，采用点对点连接，通过遵循RS 485(差分信号)标准的收发元件驱动电路，在协议解析控制器的同步时钟激励下，数据(位置值和参数)可以实现在编码器和FPGA之间的双向传输。如图6所示这个控制器主要有时钟产生器，发送模块，接收模块，串并转换电路，收发逻辑控制电路组成，可以根据不同协议重新设置配置寄存器，设置码盘的分辨率，传输时钟的频率等重要参数，自动处理位置编码器的协议。系统应用软件将发送命令写入发送寄存器，数据通过内部控制器转换为与协议相匹配的串行指令传送到发送模块，并在发送模块转换为连续数据流给位置编码器。同时位置传感器收到指令后将发送串行位置数据至接收模块，经过串转并转换之后，并分配到接收寄存器，DSP可通过并行接口读取接口寄存器值。
【主权项】
1.一种兼容式码盘测角装置，其特征在于:包括绝对式码盘和增量式码盘，所述测角装置包括码盘输入接口、信号处理电路、FPGA内逻辑处理电路和输出信号接口， 绝对式码盘的信号处理电路由差分信号驱动电路、FPAG内协议解析控制器、DSP总线译码和并行接口组成，通过配置实现了对绝对位置式光电编码器进行位置读数，采用点对点连接，通过遵循差分信号标准的收发元件驱动电路，在协议解析控制器的同步时钟激励下，包括位置值和参数的数据可以实现在编码器和FPGA之间的双向传输； 增量式码盘信号处理电路由差分信号驱动电路、滤波电路、四细分及辨向电路、24位可逆计数器组成，码盘信号的输入处理由滤波电路实现，处理后的正交信号通过有限状态机实现辨向和计数；所述滤波电路由施密特触发器与数字延迟滤波器构成，用于抑制混入正交信号的噪声。
【专利摘要】本发明涉及一种兼容式码盘测角装置，属于复合测试环境的惯性测试设备，具体地涉及包括两种类型位置编码器的数据采集装置。目前的大多数数字运动控制器多选用国内外通用DSP运动控制模板产品，其反馈输入接口模块化度较低，接口类型单一，使系统对用户设备测试新要求的适应性、配置灵活性受到限制，智能化程度不高。本发明提供一种兼容绝对式，增量式光电编码器的测角系统，测量元件的类型选择及转换利用FPGA可灵活配置的功能来实现。
【IPC分类】G01D5-36, G01D5-347
【公开号】CN104677395
【申请号】CN201410784048
【发明人】聂宜云, 孟凡军
【申请人】中国航空工业集团公司北京航空精密机械研究所
【公开日】2015年6月3日
【申请日】2014年12月16日