用于在多个电力模式中测试电源的电路的制作方法
【技术领域】
[0001]本发明涉及具有以多个电力模式(power mode)操作的多个电源的集成电路，并且更特别地涉及在多个电力模式中测试电源的状态的内建自测(BIST)电路。
【背景技术】
[0002]芯片上系统(SOC)通常具有以多个电力模式(诸如休眠模式、深度睡眠(de印sleep)模式和功能模式)操作的多个芯片上电源。在多个电力模式的情况下测试具有复杂的电源系统的SOC以便检验电源系统是一个复杂任务。在典型的设计过程中，由后端组使用CPF (通用功率格式,Common Power Format)来确认电源连接。因此,在设计流程中相当迟地发现关于电源连接的问题。此外，甚至不会针对不同电力模式中的每一个来检验电源连接。例如，可以检查但是不一定检查电源与电路模块的连接来确保在它的各个电力模式中的每一个中将正确的电压供应给电路模块。
[0003]在制造和操作两者期间检查多个电源在多个电力模式中的状态也是重要的。因此，存在对用于在IC设计、制造测试和装置操作期间在多个电力模式中测试电源状态的技术的需要。
【发明内容】
[0004]根据本发明的一个方面，提供了一种BIST电路以用于测试系统(诸如S0C)的多个电源在N个电力模式(N>1)中的状态，所述系统具有从各个电源接收电力的多个电路块。BIST电路包括有限状态机(FSM)、电力监视器和比较器。FSM具有分别与该N个电力模式中的至少两个电力模式对应的至少两个电力模式状态，并且以预定的顺序来依次启用(enable)该至少两个电力模式状态。在每个电力模式状态中，FSM输出用于启用在对应的电力模式中使用的电源的电力模式信号。多个电力监视器中的每个电力监视器连接到被提供有多个电源之一的多个电路块中的一个电路块的电力输入节点，并且在启用与对应的电力输入节点连接的电源时输出指示对应的电力输入节点处的电压的监视信号。比较器将监视信号与对应的基准信号进行比较，并且产生指示对应的电源以及它们与对应的电力输入节点的连接是否正确地操作的一组状态信号。
[0005]本发明的实施例提供了一种如下的电路，所述电路用于在IC设计阶段中、在制造期间以及在操作中(例如，在芯片正经受通电复位(POR)时)容易地测试IC的多个电源在多个电力模式中的状态。此外，本发明的BIST电路具有简单的结构并且可以被容易地实现。
【附图说明】
[0006]本发明通过示例的方式被示出并且不受附图中示出的其实施例的限制，在附图中相似的附图标记表示类似的元件。图中的元件为简单和清楚起见而示出并且没有必要按比例绘制。
[0007]图1是根据本发明实施例的包括BIST电路的SOC的示意性框图，所述BIST电路用于在多个电力模式中测试电源的状态；
[0008]图2是根据本发明的优选实施例的有限状态机(FSM)的状态图；
[0009]图3是根据本发明的优选实施例的电力监视器(power monitor)的示意性电路图；
[0010]图4是根据本发明实施例的比较器的示意性框图；
[0011]图5是根据本发明的优选实施例的存储器的示意性框图；
[0012]图6是示出根据本发明实施例的用于在多个电力模式中测试多个电源的状态的方法的流程图；以及
[0013]图7是示出根据本发明一个实施例的图6中的产生状态信号的方法的流程。
【具体实施方式】
[0014]根据以下参考附图的示例性实施例的详细描述，本发明更多的特征将变得清晰。下面使用SOC作为应用示例详细描述了本发明。然而，本领域技术人员将清楚的是本发明不限于S0C。
[0015]现在参考图1，示出了 S0C100的示意性框图，该S0C100具有分别与多个电源104中的各个电源连接的多个IP (知识产权，Intellectual Property)核102以及电力BIST电路106。如本领域中已知的，IP核102可以包括各种类型的电路，诸如处理器、存储器等。IP核102可以在各种电力模式(诸如功能或操作的模式、休眠模式、深度睡眠模式等)中操作。因此，电源104根据核102的模式为各个核102提供适当的电压。电源104中的每一个包括作为开关的NMOS晶体管，该NMOS晶体管的栅极连接到电力BIST电路106以用于接收电力模式信号，源极连接到相应的IP核的电力输入节点，并且漏极连接到例如从DC-DC转换器获得的供应电压VDDl-VDDm。应当注意，图1中示出的电源104仅仅是示例性的，并且为了便于理解，示出了简单结构的电源，并且本领域技术人员将清楚的是电源104的结构不限于上述的示例，而是可以包括各种结构，只要电源104可以通过来自电力BIST电路106的一个或更多个输入信号而被启用/禁用即可。
[0016]根据本发明实施例，电力BIST电路106被提供以用于测试多个电力模式中的电源108的状态。BIST电路106包括有限状态机(FSM) 108、比较器112、以及连接到比较器112的多个电力监视器114(对于每一个核102有一个电力监视器114)。在一些实施例中，BIST电路106还可以包括解码器110以及与比较器112的输出端连接的存储器或寄存器阵列116。BIST电路106由提供给FSM108的BIST_ENABLE信号激活。
[0017]图2示出根据本发明的一个实施例的FSM108的状态图200。如图2所示，当BIST电路未被激活时，FSM108处于空闲状态202。一旦BIST_ENABLE信号被断言(assert)，BIST电路106就被激活并且FSM108从空闲状态202移动到第一电力模式状态204。FSM108然后以预定的顺序依次启用电源104的N个电力模式；其中N为大于I的整数，其从第一电力模式状态204移动到下一个电力模式状态206且通过电力模式状态208和210等等。在电力模式状态204-210中的每一个中，FSM108输出启用在对应电力模式中使用的电源104的电力模式信号。电力模式状态204-210中的每一个持续若干个时钟周期，以确保完成如下面详细描述的用于测试电源104的状态的整个过程。如本领域技术人员将理解的，FSM108可以通过使用可编程逻辑器件、可编程逻辑控制器、逻辑门和触发器或者继电器来实现。
[0018]在一些情况下，对于给定的测试可能不一定要启用N个电力模式中的每一个。也就是说，如果不使用一些电力模式，则可以在测试中绕过(bypass)不用的电力模式。
[0019]在本发明的一个实施例中，在电力模式状态204-210中的每一个中，FSM108输出一组电力模式信号118，其中的每个电力模式信号118控制电源104中的一个。如果在这个电力模式中使用电源，则输入给该电源的对应的电力模式信号118被激活(逻辑高电平)，其使开关(NM0S晶体管)导通，并且相应地使得电力能够被供应给对应IP核102。另一方面，如果电源在这个电力模式中不被使用，则给该电源的电力模式信号118为非激活的(逻辑低电平)，其使开关截止，并且因此防止电力被供应给对应IP核102。
[0020]在一个实施例中，电力模式信号由与FSM108连接的解码器110产生。在该实施例中，在电力模式状态204-210中的每一个中，FSM108将编码的电力模式信号(使用一个或更多个比特)输出给解码器110。解码器110然后将该编码的电力模式信号解码并且输出用于控制电源104的电力模式信号118。应当注意，电力模式信号118包括提供给各个电源104的一组信号；为了方便起见仅仅示出一个信号线进入所有电源104。
[0021]每个IP核102连接到电力监视器114中的相应的一个电力监视器114。然后，在电力模式状态204-210中的每一个期间，由电力监视器114监视电源104。电力监视器114被用来检验电源104是否正以它们的期望的电平操作并且电源104与对应的IP核102的电力输入节点的连接是否正确。
[0022]电力监视器114连接到相应的IP核102的电力输入节点。当电源104被启用时，电力监视器114监视电力输入节点处的电压，S卩，从电源104供应的电压，并且输出指示电力输入节点处的电压的监视信号。监视信号被输入到比较器112并且与相应的基准信号进行比较，并且比较器112产生一组状态信号，该组状态信号指示对应的电源108及其与对应电力输入节点的连接是否正确操作。由比较器112产生的状态信号可以在被从S0C100输出之前被存储在存储器或者寄存器阵列116中。
[0023]图3是根据本发明实施例的示例性的电力监视器114的示意性电路图。电力监视器114连接到IP核102的电力输入节点，接收用于激活BIST电路106的BIST_ENABLE信号，并且输出指示电力输入节点处的电压的监视信号。电力监视器114包括下拉电阻器302和开关304。在优选实施例中，开关304包括NMOS晶体管。下拉电阻器302的第一端连接到电力输入节点，并且第二端连接到NMOS晶体管304的漏极。NMOS晶体管304的栅极接收BIST_ENABLE信号，并且NMOS晶体管304的源极连接到地。从电阻器302的第一端和IP核102的电力输入节点之间的节点输出监视信号。
[0024]开关304有助于减少BIST电路106被禁用时的漏电。在可替代的实施例中，开关304可以由电力模式信号118代替BIST_ENABLE信号来控制。