[0025]在操作中，当BIST_ENABLE信号被断言时，BIST电路106被激活并且电源104测试过程开始。BIST_ENABLE信号使NMOS晶体管304导通。当提供给电力输入节点的电源被启用时，正常地，电源电压在电力输入节点处出现，并且被输出作为监视信号。如果电源104或者与电力输入节点的连接失效,或者如果在这个连接上存在集成错误(integrat1nerror),则电力输入节点将浮置，并且它的电位将被电阻器302和NMOS晶体管304下拉到地电位。在一个实施例中，下拉电阻器302是高方块电阻的(high sheet)电阻器。也就是说，当电源104和它与电力输入节点的连接正确地操作时，电力监视器114将电源104的供应电压作为监视信号输出到比较器112。或者，当电源104或连接失效(包括电源电路中的故障或者存在集成错误)时，电力监视器114将低的监视信号(地电位)输出到比较器112。另外，请注意，在图3中示出的这个示例中，如果与电力监视器114关联的电源104未被启用，则由电力监视器114输出的电力监视信号也是低的。
[0026]图4是根据本发明实施例的比较器112的示意性框图。在该实施例中，比较器112包括一组接收相应的基准信号和相应的监视信号的双输入XNOR门402。XNOR门402的数量等于监视信号的数量。当两个输入具有相同的逻辑值时，XNOR门402输出逻辑“I”作为状态信号；否则，XNOR门402输出逻辑“O”作为状态信号。本领域技术人员将明白的是，比较器112不限于包括XNOR门402，而是可以基于特定应用由包括各种逻辑门(例如，AND门、OR门、XOR门等)的各种器件实现。
[0027]在一种简单的实现方式中，所有XNOR门402都是相同的，这意味着这些门中的逻辑“I”处于相同的高电平。然而，多个电源104可能具有不同的供应电压，并且在很多情况下，这些供应电压与XNOR门402的逻辑“I”电平不同，因此供应电压可能需要被转换为XNOR门402的逻辑“I”电平。电压电平的这种移动可以通过使用在到XNOR门402的输入之前连接的电平移位器(level shifters) 404来实现。
[0028]在图4中示出的示例中，基准信号是当前电力模式中的对应监视信号的预期值。基准信号可以基于当前电力模式被产生。基准信号可以在关联的电源被启用时为逻辑“1”，而在关联的电源被禁用时为逻辑“O”。然后，如果在多个电源104及其连接中的任意一个中都不存在失效或者没有发现错误，则所有输出的状态信号都是逻辑“ I ”。在这种情况下，所有状态信号可以被输出到AND门，使得最终仅仅一个通过/失败(pass/fail)信号被输出以便指示当前电力模式中的S0C100的整个电源系统是否正确地操作。
[0029]在一些情况下，所有状态信号可以被存储在存储器或者寄存器阵列116中，这将允许更容易地确定电源系统中的哪个电源或者哪个连接具有缺陷。
[0030]图5是根据本发明的优选实施例的寄存器阵列116的示意性框图。寄存器阵列116包括N (上述的电力模式的数量)个组的触发器502。该多组触发器502被用来存储在各个电力模式中产生的状态信号。用于启用对应电力模式的电力模式启用信号连接到一组中的触发器502的时钟输入端子中的每一个。当时钟输入高时，即，当启用信号被断言并且对应电力模式被启用时，触发器502存储状态信号。存储在触发器502中的数据可以经由测试端口(例如JTAG)被容易地扫描输出。本领域技术人员将理解的是，寄存器阵列116可以包括其它类型或者布置的存储元件。
[0031]图6是示出根据本发明一个实施例的用于测试N个电力模式(其中N是大于I的整数)中的多个电源的状态的方法的流程图。按照FSM108，多个电力模式以预定的顺序被依次启用。然而，根据本发明的方法不限于此实施例，并且本发明可以应用于其中N个电力模式中的仅仅一些电力模式以预定的顺序被依次启用的情况。
[0032]再次参考图6，测试流程从在启用步骤610处启用N个电力模式中的第一电力模式开始。然后，在产生步骤620处,在S0C100处于第一电力模式时的时段期间,对于在第一电力模式中使用的电源104的一组状态信号被产生。状态信号分别指示对应的电源以及它与对应的电力输入节点的连接是否正确地操作。
[0033]接下来，该N个电力模式中的第二电力模式在启用步骤630处被启用。然后，像步骤620 —样，在产生步骤640处，在SOClOO处于第二电力模式时，对于在第二电力模式中使用的电源的一组状态信号被产生。以预定的顺序对于剩余的电力模式重复启用和产生步骤。
[0034]产生步骤620、640可以通过图7所示出的步骤来实现。具体地，对于每个电力模式，通过执行步骤710和720产生一组状态信号。在步骤710处，来自电力监视器114的监视信号被输出到比较器112 ;也就是说，如上面所讨论的，当提供给电力输入节点的电力被启用时，指示这个电力输入节点处的电压的监视信号被输出。在步骤720处，监视信号与各个对应的基准信号进行比较并且由比较器112产生该组状态信号。
[0035]在前述说明书中，已经参考本发明实施例的具体示例而描述了本发明。然而，将明显的是可以在不脱离如所附权利要求中陈述的本发明的更宽的精神和范围的情况下在其中进行各种修改和变化。
[0036]本领域技术人员将认识到在逻辑块之间的边界仅仅是示例性的，而可替代实施例可以合并逻辑块或电路元件或者对各种逻辑块或电路元件强制执行功能的可替代的分解。因此，应当理解，在此描绘的体系结构仅仅是示例性的，而事实上可以实现达到相同功能的许多其它体系结构。
【主权项】
1.一种内建自测(BIST)电路，用于测试系统的以N个电力模式操作的多个电源的状态，其中N>1，所述系统包括与所述多个电源中的相应的电源连接的多个电路块，所述BIST电路包括: 有限状态机(FSM)，具有分别与所述N个电力模式中的至少两个电力模式对应的至少两个电力模式状态，其中所述FSM以预定的顺序依次启用所述至少两个电力模式状态，并且在每个电力模式状态中，将一个或更多个电力模式信号输出给电源以便启用在对应的电力模式中使用的电源； 多个电力监视器，每个电力监视器连接到所述多个电路块中的相应的一个电路块的相应的电力输入节点，并且每个电力监视器在被提供给对应的电力输入节点的电源被启用时输出指示对应的电力输入节点处的电压的监视信号；以及 比较器，接收所述监视信号并且将所述监视信号与对应的基准信号进行比较，并且产生分别指示对应的电源以及与对应的电力输入节点的连接是否正确地操作的一组状态信号。
2.根据权利要求1所述的BIST电路，其中每个电力监视器包括下拉电阻器和开关，其中所述下拉电阻器的第一端连接到对应的电力输入节点，所述开关连接在所述下拉电阻器的第二端与地之间，并且所述开关由激活BIST电路的BIST启用信号和启用对应的电源的电力模式信号中的至少一个控制。
3.根据权利要求2所述的BIST电路，其中所述开关是NMOS晶体管。
4.根据权利要求2所述的BIST电路，其中所述下拉电阻器是高方块电阻的电阻器。
5.根据权利要求1所述的BIST电路，其中所述比较器包括一组XNOR门，其中每个XNOR门具有两个输入端子以及一个输出端子，所述两个输入端子中的一个输入端子接收所述监视信号中的一个监视信号并且另一个输入端子接收基准信号，所述输出端子用于提供所述状态信号之一。
6.根据权利要求5所述的BIST电路，还包括: 电平移位器，连接在每个电力监视器与比较器之间，其中所述电平移位器将对应的监视信号的高电平移动到预定电平并且将移动后的监视信号输出到比较器。
7.根据权利要求1所述的BIST电路，还包括与比较器连接的存储器，所述存储器用于存储该组状态信号。
8.根据权利要求7所述的BIST电路，其中所述存储器包括寄存器阵列。
9.根据权利要求8所述的BIST电路，其中所述寄存器阵列包括N组触发器，其中每组触发器存储在所述电力模式之一中产生的一组状态信号，并且具有接收由FSM产生的电力模式信号中的相应的电力模式信号的时钟输入端子。
10.根据权利要求1所述的BIST电路，还包括: 解码器，与所述FSM连接，用于解码由所述FSM产生的编码的电力模式信号并且提供用于启用在对应的电力模式中使用的电源的电力启用信号。
【专利摘要】本发明涉及用于在多个电力模式中测试电源的电路。提供了一种BIST电路以用于在多个电力模式中测试包括多个电路块的集成电路中的电源的状态。BIST电路包括有限状态机（FSM）、电力监视器和比较器。FSM以预定的顺序依次启用至少两个电力模式状态。在每个电力模式状态中，FSM输出电力模式信号以便启用在对应电力模式中使用的电源。每个电力监视器连接到所述电路块之一的电力输入节点，并且在对应的电源被启用时，输出指示对应的电力输入节点处的电压的监视信号。比较器将每个监视信号与对应的基准信号进行比较并且产生一组电源状态信号。
【IPC分类】G01R31-02
【公开号】CN104678240
【申请号】CN201310637398
【发明人】朱勇, S·Y·张
【申请人】飞思卡尔半导体公司
【公开日】2015年6月3日
【申请日】2013年12月3日
【公告号】US20150153409