过外围逻辑电路，以外部时钟信号和门控信号为控制，生成并串转换的16位字长的计数信号，以满足AD574的12位数据转换又便于通信传输；结合AD574的转换状态信号生成为并串行转换启动信号和计数信号，保证AD574转换完成后就进行并串行转换；
[0029]模数转换控制信号生成电路；所述模数转换控制信号生成电路由计数器为核心器件结合逻辑器件以主频时钟信号为启动信号与外部时钟信号共同实现节拍控制，结合AD574的状态信号ADC-STS和并串行转换数据控制信号生成电路的字长计数信号Yl生成AD574的转换启动信号ADC-START，保证AD574转换的有效完整，并使变换能够有序的进行；
[0030]模数转换电路；所述模数转换电路包括AD574，上述AD574接收模数转换启动信号，进而实现模数转换，并向外提供并行数据信号和转换状态信号；
[0031]并串转换电路；所述并串转换电路包括C0MS4000系列并串转换芯片，所述并串转换电路受并串行转换启动信号和计数信号控制，将AD574产生的并行数据进行转换生成串行数据。
[0032]电路上电后，主频时钟信号电路，生成主频信号输入模数转换控制信号生成电路结合模数转换电路的转换状态信号生成模数转换电路启动信号，启动AD574进行模数转换，模拟量转换成并行数据。外部时钟门控信号给入后经过时钟变换电路生成数据时钟及数据控制信号进入并串行转换数据控制信号生成电路，模数转换电路的转换状态信号生成并串转换的控制信号，控制并串转换电路将并行数据转换成串行数据；
[0033]请参阅图2，外部门控信号(DS_GATE)和时钟信号(DS_CLK)由外部提供差分信号，进过RS422转换芯片DS26C32转换生成读门控信号(GATE_READ)经过与门合成数据时钟信号(DATA_CLK)。
[0034]请参阅图3，内部时钟信号是由分频器⑶4060，通过匹配的RC振荡产生主频，经过分频得到系统主频(CLOCK)。同时此部分还含有一个上电复位信号(RESET)的电路。
[0035]请参阅图5，此部分电路是AD转换的控制电路，在系统时钟(CLOCK)和AD574转换状态信号(ADC_STS)及数据时钟信号(DATA_CLK)和读门控信号(GATE_READ)的参与控制下，生成AD574转换启动信号(ADC_START)，控制AD574的转换。
[0036]请参阅图7，此部分电路主要是由计数器⑶40161，经过与或等逻辑组合生成16位，32位，48位的计位控制信号，为后续控制提供码位的控制。
[0037]请参阅图8a和图Sb，此部分电路的上半部分电路是通过信号变换得到串并转换的时钟控制信号(L0AD_A)和转换使能信号(LOAD)控制芯片CD4014。下半部分电路是由AD574与CD4014和LM108组成的AD转换主电路。
[0038]请参阅图9，图9显示的是电路生成的模数转换控制信号(L0AD_A)和AD574启动信号(ADC_START)的信号波形。
[0039]以上对本发明的实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。
【主权项】
1.一种基于数字芯片逻辑控制AD574的电压采样电路，其特征在于:包括: 外部时钟门控信号电路；所述外部时钟门控信号电路由RS422通信芯片组成，所述外部时钟门控信号电路将外部时钟和门控信号进行转换，形成后级电路能够识别的有效时钟和门控信号，结合主频时钟信号生成有效控制时钟对后级电路进行控制，主要对并串行转换数据控制信号生成电路和模数转换控制信号生成电路有效； 主频时钟信号电路；所述主频时钟信号电路由CM0S4000系列分频器设计而成，提供的主频时钟信号为电路系统的启动信号，同时设计复位电路提供复位信号，对模数转换控制信号生成电路有效； 并串行转换数据控制信号生成电路；所述并串行转换数据控制信号生成电路以计数器为核心通过外围逻辑电路，以外部时钟信号和门控信号为控制，生成并串转换的16位字长的计数信号，以满足AD574的12位数据转换又便于通信传输；结合AD574的转换状态信号生成为并串行转换启动信号和计数信号，保证AD574转换完成后就进行并串行转换； 模数转换控制信号生成电路；所述模数转换控制信号生成电路包括计数器；所述模数转换控制信号生成电路以主频时钟信号为启动信号，并与外部时钟信号共同实现节拍控制，结合AD574的状态信号和并串行转换数据控制信号生成电路的字长计数信号、生成AD574的转换启动信号，保证AD574转换的有效完整，并使变换能够有序的进行； 模数转换电路；所述模数转换电路包括AD574，上述AD574接收模数转换启动信号，进而实现模数转换，并向外提供并行数据信号和转换状态信号； 并串转换电路；所述并串转换电路包括C0MS4000系列并串转换芯片，所述并串转换电路受并串行转换启动信号和计数信号控制，将AD574产生的并行数据进行转换生成串行数据。
【专利摘要】本发明公开了一种基于数字芯片逻辑控制AD574的电压采样电路，包括：外部时钟门控信号电路、主频时钟信号电路、并串行转换数据控制信号生成电路、模数转换控制信号生成电路、以及模数转换电路；外部时钟门控信号电路由RS422通信芯片组成；主频时钟信号电路由CMOS4000系列分频器设计而成，提供的主频时钟信号为电路系统的启动信号，同时设计复位电路提供复位信号，对模数转换控制信号生成电路有效；并串行转换数据控制信号生成电路以计数器为核心通过外围逻辑电路；模数转换控制信号生成电路包括计数器；模数转换电路包括AD574；并串转换电路；并串转换电路包括COMS4000系列并串转换芯片。
【IPC分类】G01R19/25
【公开号】CN105158553
【申请号】CN201510542353
【发明人】卜祥军, 胡斌
【申请人】中国电子科技集团公司第十八研究所
【公开日】2015年12月16日
【申请日】2015年8月28日