的数字通信也一样。
[0038] 图4示出了过程变送器400的框图，过程变送器400使用与图2和图3所示的过 程变送器200和300的架构相类似的第Ξ架构。过程变送器400与过程控制器300例如有 几方面不同。第一，过程变送器400包括具有通信模块420的形式的附加的专用集成电路 (ASIC)。通信模块420是执行W下功能的单个ASIC:来自通信电路240的数字通信（例如， HART)调制解调器、滤波器245、SPI至CAN接口 260W及CAN电源电路。此外，如使用虚线 所表示的，在一些实施例中，还可W将系统诊断A/D转换器270实现为通信模块420的一部 分。
[0039] 为了允许把来自不同电路组件的运些功能组合成单个通信模块420,把来自通信 电路240的DAC功能与数字调制解调器功能分开，运允许在通信模块中实现数字调制解调 器功能。然后可W取而代之地在需要时在任何其他地方W独立（standalone)集成电路 (1C)实现DAC电路。在图4所示的实施例中，将DAC电路415添加到DSP410,然后DSP410 直接与4-20mA输出电路250通信W控制回路布线145上的4-20mA电流。除了与DSP210 区别之处在于包括DAC415之外，DSP410还可W可选地省略输出寄存器217,因为DAC控 制值是直接提供给输出电路250的，而不是由微处理器230通过中断来处理的。 W40] 图5示出了使用第四架构的过程变送器500的框图。在过程变送器500中，禪合 至传感器202的A/D转换器仅包括模拟电路部分，而不包括通常在A/D转换器内（例如，在 A/D转换器204内）实现的数字电路抽取滤波器。如所示的，将多个A/D转换器合并到单 个忍片504中。然而，如虚线所表示的，可W取而代之地将A/D转换器504实现为分离的忍 片。每个A/D转换器在禪合至DSP510的一对高速数据化SD)1比特数据线上提供其传感 器相关信号。
[0041] 实现了与W上参考图4所示DSP410而描述的功能相类似的功能的DSP510实现 了用于A/D功能的抽取滤波器515。抽取滤波器515创建了表示传感器值的多比特字（例 如，24比特字）。为此，抽取滤波器通过W较低频率进行下采样而生成长字，将HSD线上提 供的高速1比特信号转换成多比特字。然后，如在先前实施例中一样，可W将通过抽取滤波 器的下采样而产生的多比特字存储在输入寄存器212中。可W包括SPI通信寄存器520， 该SPI通信寄存器520用作输入和/或输出寄存器，用于存储要在一个或更多个SPI总线 上传送的数据。如所示的，该实施例并非一定需要针对DAC的输出寄存器，因为DAC415可 W直接从DSP510的协处理器215获得必要的数据。然而，为此目的或其他目的，例如允许 微处理器230读取用于测试、诊断等的值，可W包括DAC输出寄存器。例如，在图8所示的 实施例中示出了运一点，并且W下将进一步详细描述。
[0042] 在一些可选实施例中，如所示的，微处理器230和A/D转换器504可W为了诊断、 配置或其他目的在彼此之间直接通信。通过在过程变送器500中添加将A/D转换器504和 微处理器230相连的INT、CS和SPI总线线路，便于进行该通信。此外，可W可选地向过程 变送器添加编码器506和解码器508W便于A/D转换器504与过程变送器的其余部分之间 的安全通信，而不是（或此外还）使用HSD线在A/D转换器504与DSP510之间通信。
[0043] 在过程变送器500中，可W使用Ξ个或更多ASIC配置将模拟组件与数字组件完全 分离。采用与其他数字功能一起添加到DSP510的抽取滤波器功能，可W针对数字组件使 用更小的几何结构，并且可W得到更小的功耗。运是重要的因素，因为过程变送器制造商尝 试向他们的设备添加越来越多的功能，同时仍然受到相同功率极限的限制。
[0044] 图6示出了过程变送器600的框图，该过程变送器600使用与过程变送器500的 架构相类似的第五架构，但是具有另外的1C集成。从图6可W看出，输出ASIC或通信模块 420(可W包括A/D转换器270)与A/DASIC504合并W形成混合式ASIC604,因为运两者都 是混合式设备。此外，DSPASIC510与系统微控制器230合并成单个数字DSPASIC610， 因为运两者都是纯粹的数字设备。运种架构可能最佳地使用了可用技术。最佳"数字"过 程可W用于DSPASIC610,最佳"混合式"过程可W用于A/DASIC604。
[0045] 图7示出了过程变送器650的框图，该过程变送器650使用与上述架构相类似的 第六架构，但是具有另外的1C集成。在过程变送器650中，使用单个ASIC660来实现A/D 转换器、DSP、微处理器和通信模块。在示例实施例中，唯一没有实现在单个ASIC660内的 组件是传感器202、输出电路250W及可选的外部存储器设备232。图7所示的架构由于模 拟和数字组件的组合而可能会牺牲一些功率效率，但是也潜在地在集成忍片生产中提供了 成本节约。
[0046] 图8示出了过程变送器700的框图，该过程变送器700使用隔离的测量通道。在 该架构的所示实施例中，传感器A/D转换器采用西格玛-德尔塔（Σ-Δ)调制器706的形 式，该西格玛-德尔塔调制器706提供高速数据信号，例如图5-7所示的那些信号。尽管W 西格玛-德尔塔调制器706的形式示出，然而传感器A/D转换器不一定在所有实施例中都 是西格玛-德尔塔调制器。此外，在先前图中所示的A/D转换器电路可W采用西格玛-德 尔塔调制器的形式。
[0047] 可W把来自西格玛-德尔塔调制器706的HSD线馈送至数据编码器707,数据编码 器707把来自西格玛-德尔塔调制器的数据流组合成单个数据流。该单个数据流通过隔离 变压器708,并被提供给包含在DSPASIC710内的数据解码器709。解码器709将该单个 数据流分回单独的数据流。然后，DSP710内的抽取滤波器515将每个单独的数据流变换 成多比特字。然后将每个多比特字存储在数据寄存器212中。尽管在一些图中利用单个方 框示出了抽取滤波器515和数据寄存器212,然而如图8所示，可W使用多个抽取滤波器和 多个数据寄存器来实现运些电路组件。
[0048] 除了包括数据解码器709W外，DSP710与上文描述的架构非常类似地运转。协 处理器215同样禪合至数据寄存器212,并被配置为对寄存器212中的数据执行计算。可选 地包括DAC寄存器712,用于存储来自协处理器215的数据，在存储之后该数据被作为输入 提供给DAC415,W控制输出电路250对回路布线145上的4-20mA电流进行设置。此外，如 在上述架构中一样，SPI数据寄存器520禪合至协处理器215和其他组件，W便于与微处理 器230的SPI通信。微处理器230同样经由数字通信模块742来控制数字通信。 W例此外，在DSP710中示出了可选的通信检测电路720,该通信检测电路720检测与 传感器/西格玛-德尔塔调制器的通信是否已被中断，W使得可W相应地通知负责回路布 线上的通信的微处理器230。此外，在过程变送器700的流量计实施例中的DSP710中可选 地包括脉冲输出电路725,该脉冲输出电路725禪合在协处理器215与输出电路250之间。 脉冲输出电路725控制输出电路250产生脉冲输出，该脉冲输出的频率表示流。禪合至脉 冲输出的累加器电路730被配置为基于脉冲输出而保持总流量。
[0050] 此外，在过程变送器700中包括时钟电路735,该时钟电路735针对组件的操作提 供时钟信号。可选地，可W使用第二隔离变压器740来另外地向DSP710提供时钟信号，同 时维持DSP与测量通道电路的隔离。过程变送器700中的两个其他可选组件包括通信解码 电路745和故障数据存储电路750。通信解码电路745禪合至数据编码器707,用于为了多 种目的（如，诊断功能等）对编码数据进行解码。故障数据存储电路750存储表示传感器 或其他组件功能中的故障的数据。
[0051] 图9示出了过程变送器800的框图，该过程变送器800使用表示前述架构（例如， 最初不使用HSD线或隔离特征的过程变送器200、300和400)的升级的架构。