用于插座组件的焊料触点的制作方法
【技术领域】
[0001] 本公开的实施例一般涉及集成电路领域，以及更具体来说涉及插座触点技术和配 置。
【背景技术】
[0002] 随着高性能架构的复杂度增加，用于这个架构的插座连接也增加。例如，用于特定 中央处理单元(CPU)的插座组件的针脚数在几代中增加超过3.5倍。此外，插座针脚通常必 须以特定力来安置，以便提供适当电连接。例如，在一些连接盘（land)网格阵列(LGA)组件 中，得到与金针脚和焊盘的适当接触可要求25克力(gf)或更高的负载力。但是，将处理器安 置到插座中所需的总力可随针脚数线性增加。随着针脚数增加，用来安置处理器封装的总 力也可增加。此外，插座触点和晶片封装实际上可能是易碎的，并且在操控或组装期间遭受 弯曲或其它损坏。因此，随着总力增加，弯曲、破裂或其它事故的可能性增加。
【附图说明】
[0003] 通过以下结合附图的详细描述，将易于了解实施例。为了便于本描述，相似参考标 号表示相似结构元件。通过附图、通过举例而不是限制来示出实施例。
[0004] 图1示意示出按照一些实施例的示例集成电路(1C)封装组件的透视图。
[0005] 图2示意示出按照一些实施例的示例插座组件的截面侧视图。
[0006] 图3示意示出按照一些实施例、包括具有焊料触点的晶片封装的示例封装组件的 截面侧视图。
[0007] 图4示意示出按照一些实施例、包括具有焊料触点的晶片封装和插座组件的示例 封装组件的截面侧视图。
[0008] 图5示意示出按照一些实施例、包括用于与插座组件的针脚进行耦合的焊料触点 的晶片封装的底视图。
[0009] 图6示意示出按照一些实施例、包括具有包含焊料触点的针脚的插座壳体的示例 插座组件的截面侧视图。
[0010] 图7示意示出按照一些实施例、制作1C封装组件的方法的流程图。
[0011] 图8示意示出按照一些实施例、包括如本文所述的1C封装组件的计算装置。
【具体实施方式】
[0012] 本公开的实施例描述包括焊料触点的插座触点技术和配置。在各个实施例中，焊 料触点可用来提供插座组件的针脚与晶片封装的电触点之间的电连接。在各个实施例中， 这些焊料触点可由软焊料来组成，软焊料在比其它插座组件中可使用的负载力要低的负载 力下促进导电。
[0013] 在以下描述中，将使用本领域的技术人员通常用于向本领域的其它技术人员传达 其工作主旨的术语来描述说明性实现的各个方面。但是，本领域的技术人员将会清楚地知 道，可以仅采用所述方面的一部分来实施本公开的实施例。为了便于说明，提出具体数量、 材料和配置，以便透彻地了解说明性实现。但是，本领域的技术人员将会清楚地知道，即使 没有具体细节也可实施本公开的实施例。在其它情况下，省略或简化了众所周知的特征，以 免影响对说明性实现的理解。
[0014] 在以下详细描述中，参照形成其组成部分的附图，其中相似标号通篇表示相似部 件，并且其中通过举例说明来示出可实施本公开的主题的实施例。要理解，可使用其它实施 例，并且可进行结构或逻辑变更，而没有背离本公开的范围。因此，以下详细描述不是要理 解为进行限制，而是实施例的范围由所附权利要求及其等效物来限定。
[0015] 为了便于本公开，词语"A和/或B"表示(A)、（B)或(A和B)。为了便于本公开，词语 "A、B和/或C"表示(A)、（B)、（C)、(A和B)、（B和C)或者(A、B和C)。
[0016] 本描述可使用基于透视的描述，例如顶部/底部、进/出、之上/之下等。这类描述只 是用来帮助论述，而不是要将本文所述实施例的应用限制到任何特定取向。
[0017] 本描述可使用词语"在一实施例中"或"在实施例中"，其各可表示相同或不同实施 例的一个或多个。此外，如针对本公开的实施例所使用的术语"包含"、"包括"、"具有"等是 同义的。
[0018] 本文中可使用术语"与…耦合"连同其派生。"耦合"可表示下列一个或多个。"耦 合"可表示两个或更多元件直接物理或者电接触。但是，"耦合"也可表示两个或更多元件相 互间接接触，但是仍然相互协作或交互，并且可表示一个或多个其它元件耦合或连接在被 说成是相互耦合的元件之间。术语"直接耦合"可表示两个或更多元件直接接触。
[0019] 在各个实施例中，词语"第一特征在第二特征上形成、放置或者设置"可表示第一 特征在第二特征之上形成、放置或设置，以及第一特征的至少一部分可与第二特征的至少 一部分直接接触(例如直接物理和/或电接触)或间接接触(例如具有第一特征与第二特征 之间的一个或多个其它特征）。
[0020] 如本文所使用的术语"模块"可表示包括运行一个或多个软件或固件程序的专用 集成电路(ASIC)、电子电路、芯片上系统（SoC)、处理器(共享、专用或编组)和/或存储器(共 享、专用或编组）、组合逻辑电路和/或提供所述功能性的其它适当部件或者作为其中一部 分。
[0021] 图1示意示出按照一些实施例的示例集成电路（1C)封装组件100的透视图。1C封装 组件100可包括插座组件104,其与电路板或其它适当电子衬底（以下称作"电路板102"）耦 合。1C封装组件100还可包括晶片或晶片封装（以下称作"晶片封装106"），其通过插座组件 104与电路板102电耦合。
[0022] 插座组件104可包括例如具有电触点(本文中又称作"针脚"）阵列的连接盘网格阵 列(LGA)插座，其中电触点配置成在晶片封装106与电路板102之间路由电信号。按照各个实 施例，插座组件104可与本文所述实施例一致。例如，在一些实施例中，晶片封装106可与结 合图4和图5所述的实施例一致，以包括晶片封装106上的焊料触点，以便在降低的负载力下 提供晶片封装106与插座组件104之间的电耦合。在另一个示例中，在一些实施例中，插座组 件104可与结合图6所述实施例一致，以包括插座组件104的电触点上的焊料触点，其在降低 的负载力下提供晶片封装106与插座组件104之间的电耦合。其它实施例可提供用于这些实 施例的适当组合。
[0023] 在一些实施例中，电路板102可以是由电绝缘材料、例如环氧层压板所组成的印刷 电路板(PCB)。电路板102可包括电绝缘层，其由例如聚四氟乙烯等材料、诸如阻燃剂4(FR-4)、FR-1棉纸之类的酚醛棉纸材料以及包括诸如CEM-1或CEM-3之类的合成环氧材料(CEM) 的环氧材料或者使用环氧树脂预浸材料来层压在一起的纺织玻璃材料所组成。诸如迹线、 沟槽或通孔之类的互连结构（未示出）可通过电绝缘层来形成，以通过电路板102来路由晶 片封装106的电信号。在其它实施例中，电路板102可由其它适当材料来组成。例如，在一些 实施例中，电路板102可以是具有核心和/或积层膜的基于环氧的层压衬底，诸如例如味之 素积层膜(ABF)衬底。在一些实施例中，电路板102是主板(例如图8的主板802)。
[0024] 晶片封装106可包括按照大量适当配置的任一个的一个或多个晶片。例如，在各个 实施例中，晶片封装106可以是中央处理单元(CPU)封装或者图形处理单元(GPU)。晶片封装 106可包括一个或多个晶片，其至少部分封装在保护外壳(例如模塑化合物或其它适当保护 壳体）中。在一些实施例中，晶片封装106可包括对齐特征，以促进晶片封装106与插座组件 104的对应对齐特征的耦合。
[0025] 晶片封装106可包括一个或多个晶片，其由半导体材料(例如硅)来制成，并且具有 使用与形成互补金属氧化物半导体(CMOS)装置结合使用的半导体制作技术（例如薄膜沉 积、光刻、蚀刻等)所形成的电路。在一些实施例中，晶片封装106的一个或多个晶片可包括 处理器、存储器、SoC或ASIC或者作为其中一部分。晶片封装106中的一个或多个晶片可包括 大量配置，其中包括例如倒装芯片和/或丝焊配置、插入机构、包括系统级封装（SiP)和/或 叠层封装(P〇P)配置的多芯片封装配置的适当组合。
[0026]图2示意示出按照一些实施例、包括具有导电针脚208的插座壳体204的示例插座 组件104的截面侧视图。在一些实施例中，插座壳体204(本文中又称作"插座衬底"）如能够 看到可包括设置在插座壳体204的第一侧S1与相对第二侧S2之间的多个开口 206。针脚208 可在多个开口 206的对应开口中与插座壳体204物理耦合。例如，针脚208可使用机械压合特 征与插座壳体204物理耦合。在一些实施例中，针脚208可贯穿开口 206,以便通过插座壳体 204来路由电信号、诸如例如晶片(例如图1的晶片封装106)的输入/输出（I/O)信号或电源/ 地。
[0027]插座壳体204可由大量适当材料的任一种来组成，包括例如聚合物、陶瓷或半导体 材料。在其它实施例中，插座壳体204可由其它适当材料来组成。
[0028] 在一些实施例中，针脚208可以是LGA插座配置的引脚。例如，针脚208可以是J引 脚，其可这样命名是因为如从侧视图来看，J引脚的每个可具有与字母J相似的剖面，如能够 看到的那样。针脚208可由导电材料、例如金属来组成。
[0029] 在一些实施例中，针脚208可与结