适用于1553总线协议的内建自测试电路的制作方法
【技术领域】
[0001] 本发明涉及一种内建自测试电路，尤其是适用于1553总线协议的内建自测试电 路。
【背景技术】
[0002] 自集成电路诞生以来，设计方法、制造方法和测试方法始终是集成电路发展不可 分割的三个组成部分。但在集成电路发展初期，人们更多地把注意力集中在设计和制造领 域，而且由于早期的集成电路逻辑设计和工艺技术相对简单，因此对测试方法的研究一度 处于一个不被重视的地位。随着集成电路设计方法与工艺技术的不断进步，单个芯片实现 的功能越来越复杂，电路测试的工作难度越来越大，测试覆盖率也很难保证达到较高水平， 集成电路的可测性问题已经成为提高产品可靠性的一个不可忽视的因素。可测性设计以牺 牲电路面积为代价，从而较大幅度地降低测试难度。可测性设计可以提高测试覆盖率，大幅 度地缩短测试时间，降低测试难度，加快开发周期，缩短产品上市时间。
[0003] 可测性设计中的内建自测试(Built-In Self-Test，BIST)是通过在芯片内部集成 少量的逻辑电路来实现对整个电路的测试，被认为是解决电路调试问题的有效方法之一。 它的基本思想是由电路自己生成测试向量，而不需要外部施加测试向量，并依靠自身逻辑 来判断测试结果是否符合预期。作为可测性设计的一种重要方法，BIST成为DFT设计技术的 主流，目前很多S0C电路都采用了BIST可测性技术。由此引申到在军事上广泛采用的1553电 路。
[0004] MIL-STD-1553数据总线因其高可靠性等诸多优点被广泛应用于舰船、航空、航天 等多个领域。在过去的半个多世纪，MIL-STD-1553-直被认为是当今我们俗称的网络战起 源，它实现了传感器等各种电子装备的信息共享与传输，从根本上改变了以美国为代表及 其同盟的作战方式。以DDC的典型产品BU-61580电路为例，虽然预留了部分寄存器用于自测 试，但具体的测试过程还需要外部CPU通过总线输入测试码。按照DDC设计手册的表述，要达 到95%以上的测试覆盖率，大约需要输入4000条测试向量，这个工作量无疑是巨大的，将严 重影响产品的测试效率。
【发明内容】
[0005] 本发明要解决的技术问题是克服现有的缺陷，提供适用于1553总线协议的内建自 测试电路，在原协议处理器结构的基础上增加部分逻辑用于自测试的启动、控制及判断，同 时增加用于存储测试向量的只读存储器R0M，测试工程师所要做的只是简单地控制自测试 寄存器，启动电路的自测试功能，测试完成后访问特定的寄存器以判断电路是否正常，因 此，可以在保证极高的测试覆盖率的同时，极大地减轻电路测试程序开发的难度，提高测试 效率。
[0006] 为了解决上述技术问题，本发明提供了如下的技术方案：
[0007] 本发明适用于1553总线协议的内建自测试电路，包括自测试寄存器、内建自测试 逻辑、存储测试向量的只读存储器和内建自测试状态寄存器，使电路具备内建自测试功能， 将原协议处理器的开始/复位寄存器中的部分保留位用于控制内建自测试功能的启动与复 位，自测试时当前运行的测试向量状态被记录在相应的自测试寄存器中，自测试的结果被 记录在内建自测试状态寄存器相应的数据位中。
[0008] 进一步地，开始/复位寄存器通过部分保留位中的第7位来发起协议自测试，通过 第9位来发起RAM自测试，通过第10位将测试结果置为初始状态0000H。
[0009] 进一步地，RAM自测试在内建自测试逻辑的配合下，RAM的每个地址空间被顺序写 入特定的值，写入完成后再被顺序读出并与原写入数据进行比较。
[0010] 进一步地，RAM自测试采用的测试码有两种，分别为写入的数据等于当前地址、写 入的数据等于当前地址取反。
[0011] 进一步地，协议自测试在内建自测试逻辑的配合下，主要完成原协议处理器中寄 存器、曼彻斯特编码器、曼彻斯特解码器和1553协议的全面测试。
[0012] 进一步地，协议自测试前将所有测试向量预先存储在只读存储器中，测试时将测 试向量写入被测试电路，从相应的寄存器或存储器中读出并与只读存储器中的数据向量进 行比较。
[0013] 进一步地，协议自测试时利用高32位地址的保留寄存器空间构成七组自测试寄存 器。
[0014] 本发明的有益效果：
[0015] 1、不改变原有的协议处理器结构，从而保证逻辑与以前电路兼容，节省了逻辑设 计开发的成本。
[0016] 2、采用预先写入ROM的测试向量方式实现协议自测试功能，可以在保证极高的测 试覆盖率的同时，极大地减轻电路测试程序开发的难度，提高测试效率。
[0017] 3、由于1553总线协议是一种标准的总线协议，广泛应用于舰船、航空、航天等多个 领域，此发明同样适用于其他型号的1553电路，具有很好的可复用性。
【附图说明】
[0018] 图1为增加了本发明的协议处理器功能框图；
[0019] 图2为本发明中RAM自测试功能框图；
[0020] 图3为本发明中RAM自测试流程图；
[0021]图4为本发明中ROM的测试向量定义图；
[0022]图5为本发明中协议自测试功能框图；
[0023]图6为本发明中协议自测试流程图。
【具体实施方式】
[0024]本发明所列举的实施例，只是用于帮助理解本发明，不应理解为对本发明保护范 围的限定，对于本技术领域的普通技术人员来说，在不脱离本发明思想的前提下，还可以对 本发明进行改进和修饰，这些改进和修饰也落入本发明权利要求保护的范围内。
[0025]本发明在原协议处理器的基础上，采用增加自测试寄存器1、内建自测试逻辑2、存 储测试向量的只读存储器3和内建自测试状态寄存器4的方式使电路具备内建自测试功能。 如附图1所示，图中虚线框部分为本
【发明内容】
，实现框部分为原电路逻辑结构（以BU-61580 为例），阴影部分为外围电路。
[0026] 本发明的适用于1553总线协议的内建自测试电路具备RAM自测试和协议自测试两 个功能。为了控制内建自测试功能的启动与复位，将原开始/复位寄存器(03H)中的第7位、 第9位、第10位用于该功能，如表1。
[0027] 表1开始/复位寄存器(03H)
[0029] 如上表所示，可以通过开始/复位寄存器中的第7位来发起协议自测试，通过第9位 来发起RAM自测试，通过第10位将测试结果（内建自测试状态寄存器4地址1C)置为初始状态 0000H〇
[0