一种基于高稳定度宽基准脉冲的精密频率测量装置的制造方法
【技术领域】
[0001] 本发明属于时频测量领域，特别设及一种基于高稳定度宽基准脉冲的精密频率测 量装置。
【背景技术】
[0002] 随着科学和工程技术的不断发展，许多设备对本地时钟频率的精确度提出了越来 越高的要求，需要对各种时钟源如恒溫晶振、原子钟等的振荡频率进行精确测量，W确定其 长期工作后产生的频率偏移。进行频率测量，需要外部提供的高精度频率基准，卫星授时系 统，如GPS、化0NASS、北斗等卫星系统所提供的与地面授时中屯、同步的高稳定度脉冲信号便 是一种易获取的频率基准，其具有极高的长期稳定性，但每个脉冲含有随机抖动，需要通过 算法进行消除。
[0003] 绝大多数现有的频率测量技术都是在脉冲计数法的基础上发展而来。
[0004] 记基准脉冲的频率为fB，周期为Tb，爲记待测时钟的频率为fT，周期为Ττ， J写 於。为表述方便，下文均假设Τβ〉Ττ，反之亦成立。
[0005] 传统脉冲计数法W基准脉冲为计数闽口，在闽口开启的时间窗内对待测脉冲进行 计数，记为η，则可认为待测时钟的周期Ττ'和频率fT '为取=^，fΤ'二址Β 打
[0006] 传统脉冲计数法的缺点在于，在一个测量时间窗内，会产生一个±Ττ范围内的系 统误差，W待测频率Ττ-ΙΟΟΜΗζ计数时间窗Is为例，该测量方法的误差将达到lOns/s，精度 无法满足诸多现实应用的需求。
[0007] 为减小该项误差，工程上提出了多种改进技术，如积分内插法、恒流积分法、时间 游标法、数字延迟线法等，积分内插法和恒流积分法理论上可W达到很高的测量分辨率，但 受到电容充放电非线性及老化因素的影响严重，且被测频率的变化范围有限；时间游标法 可W达到很高的测量分辨率及稳定性，但其要求的多个同步启动且具有恒定频差的频率源 难W实现，成本高，生产调试极复杂，不利于实际应用;数字延迟线法依赖于集成电路的制 造工艺，对忍片工作溫度和电压稳定度十分敏感，且其只能达到数百皮秒的测量分辨率，不 能满足更高的需求。
【发明内容】
[000引针对现有技术的不足，本发明提供一种基于高稳定度宽基准脉冲的精密频率测量 装置，该装置，成本低，生产调试简单，有利于实际应用，对忍片工作溫度和电压稳定度不敏 感，能满足更高的需求。
[0009] 实现本发明目的的技术方案是：
[0010] -种基于高稳定度宽基准脉冲的精密频率测量装置，包括时钟整形单元、开关恒 流源单元、电容充电控制单元、自校准单元、ADC采样单元、主处理器单元和FPGA控制单元； [0011 ] FPGA控制单元与时钟整开多单元、开关恒流源单元、主处理器单元相连接，
[0012] 时钟整形单元与基准脉冲源、被测频率源直接连接，
[0013] 电容充电控制单元与开关恒流源单元、自校准单元相连接，
[0014] 主处理器单元与ADC采样单元、自校准单元相连接，自校准单元还与ADC采样单元 相连接。
[0015] 时钟整形单元:将基准频率脉冲及被测频率脉冲整形为边沿睹峭的CMOS电平输入 至FPGA中，该电路可由高速率比较器忍片实现；
[0016] 开关恒流源单元:该单元受FPGA控制，将待积分的电压脉冲信号转换为电流脉冲 信号，提供给电容充电控制单元，要求该可控恒流源具有高带宽、高压摆率及高输出内阻的 特性，W满足测量精度的需求；
[0017] 电容充电控制单元:该单元接受开关恒流源单元输出的电流脉冲，对一颗电容进 行充电，将脉冲宽度转换为电容电压化并输出给自校准单元，该单元输入端应具有电流单 向导通的特性，输出缓冲端应具有超高阻抗低容抗的特性，W保证电压信号在短时间内不 会因漏电流而发生变化，在单次测量结束后，应在FPGA控制单元的控制下对电容进行放电 处理W待下次测量使用；
[0018] 所述积分电容应选用高质量的聚苯乙締电容；
[0019] 自校准单元:为避免积分电容受环境溫度、长期老化及电流源老化导致积分比例 发生变化，同时为提高该系统对测量频率大范围变化的需求，该自校准单元受主处理器的 控制，可利用单个被测频率脉冲作为校准信号，对电容积分输出电压进行直流偏置调节 化ias和幅度调Aadj ,得到松准后电压化adj二Aadj化+Ubias ,使其細足测重需求并巧大程度地 消除元器件误差产生的测量误差；
[0020] ADC采样单元:该单元受FPGA的控制，对电容积分后的电压信号进行采样并转换为 数字信号提供给主处理器做进一步利用，为避免采样时间过长导致积分电容缓慢放电产生 的误差，该ADC采样单元应使用高速SAR型ADC集成电路，ADC集成电路的转换位数直接决定 了本发明系统的测量分辨率；
[0021] 主处理器单元:该单元通过对FPGA内状态机的控制，达到对本发明系统测量流程 的控制，并通过读取FPGA内计数器值和ADC转换数据，对校正参数进行修正，对被测频率进 行换算，然后通过卡尔曼滤波算法对测量数据进行滤波W消除参考频率的随机抖动；
[0022] FPGA控制单元:该单元受主处理器的控制，提供时序信号W协调控制其他各单元 的工作，并实现本发明系统所需的全部逻辑电路，如计数器电路、计数口限生成电路、被测 脉冲相位差产生电路；
[0023] 所述计数器电路用于在一个计数时间窗口内，对被测脉冲Ρτ进行粗计数并记录， 供主处理器读取使用；
[0024] 所述计数口限生成电路用于生成基准脉冲周期的正整数倍宽度的计数窗口信号 Pw，供计数器作为计数口限使用，并供给相位差产生电路W产生相位差信号；
[0025] 所述被测脉冲相位差产生电路用于产生在计数窗口的起始处被测脉冲与计数窗 口脉冲边沿的时间差脉冲时，其宽度为Tpp，并将其输出给开关恒流源电路，为保证开关恒流 源电路工作在线性度良好的区间内，该脉冲应额外包含一个被测频率脉冲，即Tpp = tT+i- ?ρρ,Ττ < Τρρ < 2Ττ；
[00%]有益效果
[0027]本发明提供一种基于高稳定度宽基准脉冲的精密频率测量装置，对于直接计数法 产生的相位误差具有16位的测量分辨率，可达到lOpsW下的测量精度，明显优于传统的测 量方法，调试简单，可实现全自动测量，无需人工操作，同时对环境溫度、元器件老化、电压 波动等影响因素不敏感，具有优良的稳定性，与使用锁相环的方法相比，无需锁相过程，可 实现即时测量，响应速度快，结构清晰，实现方法简单，方便与其他系统结合，可应用于精密 仪器、传感器网络、网络授时、精确守时等诸多领域，该装置成本低，生产调试简单，有利于 实际应用，对忍片工作溫度和电压稳定度不敏感，能满足更高的需求。
【附图说明】
[002引图1系统结构框图 [00巧]图2主处理器控制流程图
[0030] 图3校准子流程图
【具体实施方式】
[0031] 下面结合附图和实施例对本
【发明内容】
作进一步的阐述，但不是对本发明的限定。
[0032] 如图1所示：
[00削实施例
[0034] -种基于高稳定度宽基准脉冲的精密频率测量装置，包括时钟整形单元2、开关恒 流源单元5、电容充电控制单元6、自校准单元9、ADC采样单元8、主处理器单元7和FPGA控制 单元4;
[0035] FPGA控制单元4与时钟整形单元2、开关恒流源单元5、主处理器单元相连接，
[0036] 时钟整形单元2与基准脉冲源1、被测频率源3直接连接，
[0037] 电容充电控制单元6与开关恒流源单元5、自校准单元9相连接，
[003引主处理器单元7与ADC采样单元8、自校准单元9相连接，自校准单元9还与ADC采样 单元8相连接。
[0039] 上面是我写的你的输入输出控制等等很复杂，运样写感觉简单一点，
[0040] 时钟整形单元2:将基准频率脉冲及被测频率脉冲整形为边沿睹峭的CMOS电平输 入至FPGA中，该电路可由高速率比较器忍片实现；
[0041 ]开关恒流源单元5:该单元受FPGA控制单元4控制，将待积分的电压脉冲信号转换 为电流脉冲信号，提供给电容充电控制单元6,该可控恒流源具有带宽、高压摆率及高输出 内阻的特性，W满足测量精度的需求；
[0042] 电容充电控制单元6:接受开关恒流源单元5输出的电流脉冲，对一颗电容进行充 电，将脉冲宽度转换为电容电压化并输出给自校准单元，该单元输入端应具有电流单向导 通的特性，输出缓冲端应具有超高阻抗低容抗的特性，W保证电压信号在短时间内不会因 漏电流而发生变化，在单次测量结束后，应在FPGA控制单元4的控制下对电容进行放电处理 W待下次测量使用；
[0043] 所述积分电容应选用高质量的聚苯乙締电容；
[0044] 自校准单元9:为避免积分电容受环境溫度、长期老化及电流源老化导致积分比例 发生变化，同时为提高该系统对测量频率大范围变化的需求，该自校准单元受主处理器的