一种基于fpga的磁感应式电导率测量系统的制作方法
【技术领域】
[0001]本发明属于一种测量技术，具体地涉及一种基于FPGA的磁感应式电导率测量系统。
【背景技术】
[0002]磁感应式电导率测量技术作为一种测量方法为人们所知已有几十年的历史，主要应用于地球物理学方向，例如测量地球磁场的变化,海水中各种成分的含量等。目前,磁感应式电导率测量技术的研究工作也被扩展到获取生物组织的电导率信息等。在磁感应式电导率测量系统中，将被测物体接近通有交流电的激励线圈，物体因电磁感应作用而产生涡流，由于物体内部的电特性的不同，在物体内部形成不同的涡流，当物体电导率发生变化时，涡流的强度也会发生相应的变化，通过测量检测线圈的电压或电流的变化可间接地反映目标的电特性信息，进而反映物体内部结构。
[0003]磁感应式电导率测量系统一般由激励源、检测系统、后处理系统组成，其中激励源不仅决定激励磁场的特性，其性能在很大程度上还影响测量系统的性能，这就要求激励源具有稳定的频率和较强的电感驱动能力；另一个影响系统精度的主要因素就是鉴相精度，电导率值的计算直接受鉴相精度的影响。因此，设计适合系统工作的激励源和鉴相模块是构建整个系统的关键。
[0004]在国内外各研究小组中，已有很多种系统模型，但还没有实现激励与检测一体化的系统。第四军医大学采用函数信号发生器Tektronix AFG3022作为激励源，以模拟鉴相芯片AD8302作为鉴相核心，实现了最小可调相距为11.25°，电路的等效相位分辨率达到了 0.0030°。中国科学院电工研究所系统中的激励源为函数信号发生器FG708F，鉴相功能模块采用了锁相放大的方法也达到了一定的检测效果。重庆大学使用DDS芯片AD9833作为激励源，以锁相放大器实现鉴相功能，系统的相位灵敏度为0.185° /S/m。四川大学仅讨论了激励源的设计，以调频式电容三点式Colpitts振荡器设计了激励源，并没有实现整体测量系统。SWatson和RJWilliams小组使用固定频率的晶体振荡器为激励源，降频后用数字锁相放大器进行鉴相，平均鉴相精度达到了 0.017°。但是，振荡器和专用的DDS芯片其功能已经固化，应用的灵活性较差，在控制方式、置频速率等方面与系统的要求差距也较大，函数信号发生器虽然性能很高，可是体积却很大，不易于携带和系统的一体化。采用高性能的FPGA器件设计符合需要的DDS电路是一个可行的解决方法。
[0005]目前，鉴相方法较多使用的是模拟鉴相法、锁相放大法和过零检测法，其中，模拟鉴相法的鉴相精度较低，而且鉴相芯片则会存在鉴相死区，在该区域内无法得到准确的相位差；锁相放大法中，由于放大器和滤波器等电路引入的相位漂移和相位噪声对鉴相精度有很大的影响；而过零检测法受到外界的干扰较小，在千赫兹级的高精度测量较易实现，成本也相对较低。
【发明内容】
[0006]本发明就是针对上述问题，弥补现有技术的不足,提出一种基于FPGA的磁感应式电导率测量系统。本发明具有较好的敏感性，对不同几何尺寸和不同电导率被测物的获得了不同的鉴相值，符合电磁场的理论，可用于导体的电导率测量。
[0007]为实现本发明的上述目的，本发明采用如下技术方案。
[0008]本发明一种基于FPGA的磁感应式电导率测量系统，包括FPGA模块，其结构要点是:所述FPGA模块一端输出连接DAC模块，所述DAC模块连接功率放大器模块，所述功率放大器模块输出一端连接比较器、一端输出连接激励线圈，所述激励线圈通过磁场连接检测线圈，所述检测线圈输出再连接到比较器上；所述FPGA模块通过串口与PC机连接通信。
[0009]作为本发明的一种优选方案，所述FPGA模块采用Cyclone EP1C6Q240C8,所述FPGA模块包括5980个逻辑单元，20个128k*36bit的RAM块，还包括2个PLL和185个的可用I/O端口。
[0010]作为本发明的另一种优选方案，所述FPGA模块采用层次化结构，并用硬件描述语言与原理图输入相结合；所述FPGA模块内部带有DDS。
[0011]进一步地，所述DDS组成包括同步寄存器、相位累加器、ROM、DAC。
[0012]本发明的有益效果是。
[0013]本发明研究了磁感应测量原理及其实现方法，本发明采用了基于FPGA的直接数字合频(DDS)技术，提高了系统性能和可控性，同时减小了系统体积，为一体化测量系统提供了必要的基础。检测部分采用过零检测的方法获得涡流磁场与初始磁场感应电压的相位差，进一步简化了系统构成，该鉴相方法的具有较高的稳定性，其最大相位漂移仅为
0.03°。通过对检测区域内不同位置、不同几何尺寸和不同电导率的NaCl溶液分别进行实验，结果表明，本系统在测量场域中心处具有较好的敏感性，对不同几何尺寸和不同电导率被测物的获得了不同的鉴相值，符合电磁场的理论，可用于导体的电导率测量。
[0014]本发明基于FPGA的磁感应式电导率测量系统，体积小，易于控制和修改。采用了DDS技术，能够产生杂散很小、电感驱动能力足够的正弦激励信号，以过零检测方法实现了较高精度的相位差检测功能，最大鉴相误差仅为0.03°。通过实验，对场域的敏感性分布、被测物体电导率与相位差的关系和系统对目标几何尺寸的分辨力分别进行了测量，能够看出本系统检测区域的中心处较为敏感，并且能够检测出不同几何尺寸和不同电导率的物体，达到了预期的检测效果，为以后的继续研究和实际应用奠定了基础。
【附图说明】
[0015]图1是本发明一种基于FPGA的磁感应式电导率测量系统的总体结构框图。
[0016]图2是本发明一种基于FPGA的磁感应式电导率测量系统的DDS结构框图。
【具体实施方式】
[0017]如图1所示，为本发明一种基于FPGA的磁感应式电导率测量系统的总体结构框图。包括FPGA模块，其结构要点是:所述FPGA模块一端输出连接DAC模块，所述DAC模块连接功率放大器模块，所述功率放大器模块输出一端连接比较器、一端输出连接激励线圈，所述激励线圈通过磁场连接检测线圈，所述检测线圈输出再连接到比较器上；所述FPGA模块通过串口与PC机连接通信。
[0018]本发明所述FPGA模块的应用不仅使得系统的数字电路设计非常方便，而且还大大缩短了系统研制的周期，减小了系统的体积和所用芯片的品种，节省了开发成本。本发明采用Altera公司的低成本FPGA “飓风”系列(Cyclone EP1C6Q240C8)实现系统的数字电路部分。该芯片的结构包括5980个逻辑单元，20个128k*36bit的RAM块，可实现高达92160bit的存储空间，2个PLL和185个的可用I/O端口。FPGA部分的采用是本发明的关键，采用了层次化结构，用硬件描述语言与原理图输入相结合的方法进行系统设计。其中采用基于FPGA的DDS技术产生数字信号，经过DAC被转换成模拟的正弦波，再经过低通滤波器整流，功率放大器提高其电感驱动能力，使激励线圈产生交变磁场。检测部分通过检测线圈感应磁场变化，获得检测信号，与激励信号共同经过高速双路比较器，转换为两路方波信号传入FPGA，由FPGA对两路信号进行鉴相，最后把结果通过RS232串口送给PC机进行进一步的计算和显示。
[0019]如图2所示，为本发明一种基于FPGA的磁感应式电导率测量系统的DDS结构框图。图中，所述DDS结构包括同步寄存器、相位累加器、ROM、DAC,所述DDS系统中频率控制字通过串口通信传输给同步寄存器，相位累加器循环累加，每次累加的结果作为寻址地址到ROM查找表中查找相应相位的幅度值，输出相应的脉冲，经过DAC把数字脉冲转换为模拟信号；直接数字合成技术(DDS)具有控制方式灵活，生成信号稳定，以及相位噪声小等优点，主要应用于波形的产生与合成。
[0020]所述相位累加器、同步寄存器和串口通信都直接在FPGA中写程序实现；通过QuartusII 的 MegaWizard Plug-1n Manager 生成波形存储器 ROM,既节省了 FPGA 中的逻辑单元，又利用了 FPGA的只能用于生成存储模块的RAM块，并提高了性能；并且采用了ROM压缩技术。由于正弦函数具有对称性，可以只用(Γ π /2的波形经过适当变换表示0~2 π的波形:用相位的最高位作为符号位，次高位作为寻址控制位，对相位和幅值做适当的翻转就可以得到完整的正弦波。因此，只需要将/2幅度值存储到ROM中，这样，相同大小的ROM中能够存储原来4倍的幅度值，从而减小了相位截断和幅度量化引起的杂散，提高了 DDS的精度。
[0021]本发明为了满足对D/A转换速率的要求，本发明选用了 AD公司的AD9762实现数模转换功能。这是一款高速的12位D/A器件，在输出频率为1M时SF-DR(spur1us-freedynamic rang，无杂散动态范围)为80dB，20M时SFDR为73dB。
【主权项】
1.一种基于FPGA的磁感应式电导率测量系统，包括FPGA模块；其特征在于:所述FPGA模块一端输出连接DAC模块，所述DAC模块连接功率放大器模块，所述功率放大器模块输出一端连接比较器、一端输出连接激励线圈，所述激励线圈通过磁场连接检测线圈，所述检测线圈输出再连接到比较器上；所述FPGA模块通过串口与PC机连接通信。2.根据权利要求1所述的一种基于FPGA的磁感应式电导率测量系统，其特征在于:所述FPGA模块采用Cyclone EP1C6Q240C8,所述FPGA模块包括5980个逻辑单元，20个128k*36bit的RAM块，还包括2个PLL和185个的可用I/O端口。3.根据权利要求1所述的一种基于FPGA的磁感应式电导率测量系统，其特征在于:所述FPGA模块采用层次化结构，并用硬件描述语言与原理图输入相结合；所述FPGA模块内部带有DDS。4.根据权利要求3所述的一种基于FPGA的磁感应式电导率测量系统，其特征在于:所述DDS组成包括同步寄存器、相位累加器、ROM、DAC0
【专利摘要】一种基于FPGA的磁感应式电导率测量系统。本发明具有较好的敏感性，对不同几何尺寸和不同电导率被测物的获得了不同的鉴相值，符合电磁场的理论，可用于导体的电导率测量。本发明包括FPGA模块，其结构要点是：所述FPGA模块一端输出连接DAC模块，所述DAC模块连接功率放大器模块，所述功率放大器模块输出一端连接比较器、一端输出连接激励线圈，所述激励线圈通过磁场连接检测线圈，所述检测线圈输出再连接到比较器上；所述FPGA模块通过串口与PC机连接通信。
【IPC分类】G01R27/02
【公开号】CN105629067
【申请号】CN201410581302
【发明人】何志杰
【申请人】何志杰
【公开日】2016年6月1日
【申请日】2014年10月28日