波形检测电路、开关电源及通讯检波器的制造方法
【专利摘要】本发明涉及一种波形检测电路、开关电源及通讯检波器，其中，波形检测电路包括一检测三极管、一输出三极管、一偏置单元及一上拉单元；检测三极管为NPN型，检测三极管的集电极用于输入一待检测信号，其基极通过偏置单元与一供电电源连接；输出三极管为反向连接，其基极与检测三极管的基极连接，其集电极与接地端连接，其发射极通过上拉单元与供电电源连接；输出三极管的集电结的特性与检测三极管的集电结的特性相匹配，输出三极管的发射极能够提供与待检测信号的波形对应的一检测信号。本发明的波形检测电路通过检测三极管与输出三极管的反向连接，不仅检测信号的波形延迟极小，可以快速地检测双极性电平信号，而且结构简单，有利于降低系统成本。
【专利说明】
波形检测电路、开关电源及通讯检波器
技术领域
[0001]本发明涉及信号检测领域，尤其涉及一种波形检测电路、开关电源及通讯检波器。 【背景技术】
[0002]由单电源供电，输入信号是基于0V电平的双极性电平信号，输出信号是当输入信号幅度低于0V时对应输出高电平，当输入信号幅度高于或等于0V时则对应输出低电平的方波信号，该类电路可被称作一种波形检测电路。
[0003]目前，此类波形检测电路一般通过互补检测电路实现，如图1所示，检测三极管Q2 的基极与输出三极管Q1的基极连接，检测三极管Q2的发射极连接检测端子DET，用于输入待检测信号，输出三极管Q1的集电极连接输出端子0UT，用于输出检测信号。
[0004]当检测三极管Q2与输出三极管Q1的增益足够大时，则当检测端子DET的信号幅度低于参考接地电平时，输出三级管Q1截止，输出端子OUT输出高电平，当检测端子DET的信号幅度高于或等于参考接地电平时，输出三极管Q1导通，输出端子OUT输出低电平。这样就可以利用检测端子DET，对双极性电平信号进行检测，同时在输出端子OUT得到与之对应的检测信号，且检测的转折点即阈值约为0V。如图2A所示，2为待检测信号，输入至检测端子DET，1为检测信号，从输出端子OUT输出。
[0005]但是，受到输出三极管Q1导通期间的过量基区电荷的影响，输出三极管Q1从导通到截止还存在较大的延时时间，导致输出的检测信号异常。如图2B所示，2为待检测信号， 输入至检测端子DET，1为检测信号，从输出端子OUT输出。可以看出，待检测信号的下降沿到检测信号的上升沿之间，即输出三极管Q1从导通到截止的延迟时间为A X=472ns，导致检测信号的上升沿呈现出趋于平坦的坡度。
[0006]当检测三极管Q2与输出三极管Q1的类型相同、结构相同，且放置在相同的热特性条件下，即二者的温度特性也相同时，上述类型的波形检测电路会具有较好的一致性，包括初始精度以及不同温度下的匹配精度，在要求不高的应用场景中，尚具有足够的实用性，只是检测三极管Q2的发射结的耐压能力有限，亦即可输入的待检测信号的电压值范围仍然有限。在已知的半导体工艺制程中，三极管的发射结电压Vbe的耐压能力大多不高于15V。 当待检测信号的正电平高于15V时，检测三极管Q2将因此发生过压击穿，使得波形检测电路失效。
[0007]另外，在开关电源输出整流的应用中，当M0SFET器件在变压器输出绕组的负电平器件开通时，总是希望具有尽可能低的导通压降，也就是需要尽可能小的负电压电平，从而提高系统的整流效率，而相对于检测信号来说，就是要求在检测信号接近0V的负电压电平下，能够很好地保持M0SFET器件可靠地开通，同时又要求在检测信号转换至正电压电平时，能够快速地改变输出状态，以使M0SFET器件关闭。但是，由于上述类型的波形检测电路中存在的问题，尚无法实现此目的。
【发明内容】
[0008]本发明在于提供一种波形检测电路，用于解决现有技术中波形检测电路的延迟时间较大、以及可输入的待检测信号的正电压值范围过小而负电压值范围过大的问题。
[0009]本发明还在于提供一种开关电源，包括上述波形检测电路，使其可替代传统的二极管进行输出整流，以提高系统的整流效率，并可满足较小的负电压电平和较大的正电压电平范围。
[0010]本发明还在于提供一种通讯检波器，包括上述波形检测电路，使其可输出单极性电平信号，以提高抗干扰能力。[〇〇11] 为了解决上述技术问题，本发明所提供的技术方案如下:本发明提出一种波形检测电路，包括一检测三极管、一输出三极管、一偏置单兀及一上拉单元；所述检测三极管为NPN型，所述检测三极管的集电极用于输入一待检测信号，其基极通过所述偏置单元与一供电电源连接；所述输出三极管为反向连接，其基极与所述检测三极管的基极连接，其集电极与接地端连接，其发射极通过所述上拉单元与所述供电电源连接；其中，所述输出三极管的集电结的特性与所述检测三极管的集电结的特性相匹配，所述输出三极管的发射极能够提供与所述待检测信号的波形对应的一检测信号。
[0012]进一步地，所述检测三极管的发射极悬空，或，所述检测三极管的发射极与其基极连接。
[0013]进一步地，所述检测三极管与输出三极管的特性参数一致。
[0014]进一步地，所述偏置单元为一电阻或一电流源。
[0015]进一步地，所述上拉单元为一电阻或一电流源。
[0016]进一步地，所述检测三极管的集电结的耐压能力高于15V。
[0017]进一步地，所述待检测信号的峰值幅度远大于所述检测信号的峰值幅度。
[0018]进一步地，所述波形检测电路还包括一驱动单元，用于对所述检测信号进行电流放大，以驱动一外部电路。
[0019]本发明还提出一种开关电源，包括一变压器及一 M0SFET器件，所述M0SFET器件具有两个开关端与一控制端，其中一个开关端连接于接地端，还包括如上所述的波形检测电路，其中，所述M0SFET器件的另一个开关端连接于所述检测三极管的集电极与所述变压器的副边绕组之间，所述控制端受控于所述检测信号。
[0020]本发明还提出一种通讯检波器，包括如上所述的波形检测电路，还包括一电阻，所述电阻连接于所述驱动单元的输出端与接地端之间。
[0021]与现有技术相比，本发明的波形检测电路，具有以下有益效果:通过将检测三极管及输出三极管均反向连接，使得波形检测电路具有良好的匹配性及一致性，且开关速度良好，输出的检测信号可以非常好地跟随正电压值范围较大的待检测信号，不仅检测信号的波形延迟极小，可以快速地检测双极性电平信号，而且结构简单，有利于降低系统成本。【附图说明】
[0022]图1为现有技术的波形检测电路的结构示意图。
[0023]图2A为现有技术的波形检测电路的输入、输出信号的波形图。
[0024]图2B为图2A的波形检测电路的输出三极管从导通到截止的延迟图。
[0025]图3A为现有技术的波形检测电路的二极管/检测三极管反向连接的结构示意图。
[0026]图3B为图3A的波形检测电路的输入、输出信号的波形图。
[0027]图4为本发明一实施例的波形检测电路的结构示意图。
[0028]图5为本发明另一实施例的波形检测电路的结构示意图。
[0029]图6为本发明另一实施例的波形检测电路的结构示意图。
[0030]图7为图4、图5及图6的波形检测电路的输出三极管从导通到截止的延迟图。
[0031]图8为图5及图6的波形检测电路的输出三极管从截止到导通的延迟图。
[0032]图9为图4的波形检测电路的输出三极管从截止到导通的延迟图。
[0033]图10为本发明另一实施例的波形检测电路的结构示意图。[〇〇34] 图11为本发明另一实施例的波形检测电路的结构示意图。
[0035]图12为本发明另一实施例的波形检测电路的结构示意图。
[0036]图13为图12的波形检测电路的输入、输出信号的波形图。[〇〇37] 图14为三极管的连接方式图。
[0038]图15为三极管的载流子分配示意图。【具体实施方式】
[0039]在说明本发明各实施例之前，先说明一下发明人尝试的另一种波形检测电路，将有助于本领域普通技术人员更好地理解本发明。
[0040]波形检测电路实施例请参阅图3A，与现有技术不同，该波形检测电路的检测端子DET连接在二极管D1的负极或连接在检测三极管Q2的集电极，而输出三极管Q1的连接方式保持不变。也就是说，该波形检测电路中二极管D1或检测三极管Q2均为反向连接，此时,该检测三极管Q2仅基极与集电极起作用，其作用相当于该二极管D1，而输出三极管Q1为正向连接。
[0041]请一并参阅图3B，2为待检测信号，输入至检测端子DET，1为检测信号，从输出端子OUT输出。可以看出，输出端子OUT的检测信号能够基本正确地跟随检测端子DET的待检测信号进行高低电平的切换。此时，二极管D1或检测三极管Q2的集电结作为检测端，二者的耐压能力相较于现有技术已有极大地提高，可以高于15V，甚至可以大大提高至1000V， 进而使得该波形检测电路在待检测信号的正电平高于15V的应用场景中也可以安全使用， 而不至于被过压击穿，效果显著，从而解决了现有技术中可输入的待检测信号的正电压值范围过小的问题。
[0042]但是，在该波形检测电路中，比较电路是由二极管D1的电压或检测三极管Q2的集电结电压Vb。与输出三极管Q1的发射结电压Vbe构成的。而无论是二极管D1与输出三极管 Q1的发射结，还是检测三极管Q2的集电结与输出三极管Q1的发射结，上述两者均不属于相同的结构类型，导通电压必然存在差异，即使通过工艺设计和调整，仍然无法实现各种温度条件下的高匹配特性，必将导致检测误差增加，从而影响检测的精度。此外，二者饱和程度上的差异也将导致输出的检测信号存在较大的延迟时间，仍然无法解决现有技术中波形检测电路存在的延迟时间较大的问题。因此，该波形检测电路不具有实用性，发明人又对其作了进一步地改进，提出了本发明的波形检测电路。
[0043]以下参考附图，对本发明各实施例予以进一步地详尽阐述。
[0044]请参阅图4-6,本发明提供的一种波形检测电路，其包括:一偏置单元、一上拉单元、一检测三极管Q2及一输出三极管Q1。其中，检测三极管Q2为NPN型。
[0045] 具体地，偏置单元的一端与供电电源VCC连接，其另一端连接在检测三极管Q2的基极与输出三极管Q1的基极之间。偏置单元可以使用电阻，也可以以集成电路的方式使用电流源替代电阻。当然，也可以对偏置单元的电压值或电阻值进行调整，从而获得不同的偏置电流以适应不同的应用场景。如图4-5所示，在本实施例中，偏置单元为电阻R1。如图6 所示，在本实施例中，偏置单元为电流源12,从而可以无需外部电阻，而在不同的供电电压条件下得到相同的偏置电流。
[0046] 上拉单元的一端与供电电源VCC连接，其另一端与输出三极管Q1的发射极连接。 上拉单元可以为电阻，也可以以集成电路的方式由电流源替代电阻，以为输出提供上拉偏置。根据不同的应用场景，对上拉单元的电压值或电阻值进行调整，也可以获得不同的偏置电流。如图4-5所示，在本实施例中，上拉单元为电阻R2。如图6所示，在本实施例中，上拉单元为电流源II，从而可以无需外部电阻，而在不同的供电电压条件下得到相同的偏置电流。
[0047] 检测三极管Q2的基极与输出三极管Q1的基极连接，同时通过偏置单元与供电电源VCC连接，检测三极管Q2的集电极连接于检测端子DET，用于输入待检测信号。
[0048]输出三极管Q1的发射极连接于输出端子0UT，能够提供与待检测信号的波形对应的检测信号，同时通过上拉单元与供电电源VCC连接，输出三极管Q1的集电极连接于接地端。
[0049] 检测三极管Q2的集电结与输出三极管Q1的集电结的特性相匹配，也就是说，在本发明的波形检测电路中，检测三极管Q2与输出三极管Q1均为反向连接。二者的特性参数一致，即二者在类型、结构及温度特性上可以保持完全一致，有效地保障了波形检测电路的一致性，从而解决了图3A的波形检测电路不具备实用性的问题。
[0050] 同时，通过在同一个集成电路上或封装体中将该检测三极管Q2与输出三极管Q1 进行组装，不仅可基于分离器件的形式实现两个类型相同且完全独立的三极管的制作，有效地减少两个三极管由于温度差异对三极管的集电结的耐压能力的影响，还可以极好地实现对正电平高达1000V的待检测信号的检测，并在一较宽的温度条件下得以保持。
[0051] 也就是说，由于检测三极管Q2的集电结的耐压能力的大大提高，待检测信号的峰值幅度可以远大于检测信号的峰值幅度。例如，受限于供电电源VCC的电压值范围，假设检测信号保持在5V左右，而待检测信号则可以达到1000V。
[0052] 由于输出三极管Q1的反向连接，即其发射极连接于输出端子0UT，并通过上拉单元连接至供电电源，其集电极连接于接地端，基极电流直接流过集电结，使得输出三极管Q1 的发射极连接至高电平，集电极连接至低电平，而大大区别于传统连接中发射极连接至低电平，而集电极连接至高电平。该种反向连接使输出三极管Q1处于正偏状态，而EC被反向导通，发射极电位从略高于集电极电位降低至与集电极电位相同，从而使得输出三极管Q1 始终处于临界导通状态。同时，由于集电极连接于接地端，多余的基区电荷被自动地从集电结旁路掉，最终促使输出三极管Q1的截止速度大幅度提高。
[0053] 请一并参阅图7,可以看出，输出的检测信号能够非常好地跟随输入的待检测信号进行高低电平的切换，待检测信号的下降沿到检测信号的上升沿之间，即输出三极管Q1从导通到截止的延迟时间为A X=116ns。相比于现有技术中A X=472ns，延迟时间大大减小，检测信号的上升沿呈现锐利坡度，电路性能得到了有效地改善。可见，虽然该波形检测电路与传统推荐的三极管连接方式(如图14所示)以及工作条件(如图15所示)完全不同，但是， 经上述检测信号的结果表明，该波形检测电路中将检测三极管Q2及输出三极管Q1均反向连接的方式是合理的。
[0054]根据应用场景对输出三极管Q1的导通时间的不同要求，检测三极管Q2的发射极可以选择悬空，或连接于其基极。
[0055]请一并参阅图8,在本实施例中，检测三极管Q2的发射极连接于基极(如图5-6所示)。可以看出，待检测信号的上升沿到检测信号的下降沿之间，即输出三极管Q1从截止到导通的延迟时间较大，输出电压波形呈缓慢变化的趋势。
[0056]进一步地，请参阅图9,在本实施例中，检测三极管Q2的发射极悬空(如图4所示)。 可以看出，由于检测三极管Q2的发射极悬空后，降低了对偏置电流的分流作用，加快了输出三极管Q1的导通速度，使得待检测信号的上升沿到检测信号的下降沿之间，即输出三极管Q1从截止到导通的延迟时间可以缩短至A X=72ns。
[0057]请参阅图10,波形检测电路还包括一驱动单元，其输入端连接在上拉单元(电流源 11)与输出三极管Q1的发射极之间，以对波形检测电路输出的双极性电平的检测信号进行电流放大，以驱动外部电路，从而进一步控制不同的后端电路。该图中波形检测电路的其余结构与上述实施例中所描述的一致，在此不再赘述。
[0058]开关电源实施例请参阅图11，开关电源包括一变压器、一 M0SFET器件以及上述波形检测电路。
[0059]其中，M0SFET器件具有两个开关端与一控制端，该控制端受控于波形检测电路的驱动单元输出的检测信号，其中一个开关端连接于接地端，另一个开关端则连接在检测三极管Q2的集电极与变压器副边绕组的一头之间。在本实施例中，控制端为栅极，连接于接地端的其中一个开关端为源极，另一个开关端为漏极。
[0060]变压器副边绕组的另一头则连接于供电电源VCC，变压器原边绕组的一头连接于一 PWM (脉冲宽度调制)电路，其另一头连接于一整流电路。
[0061]以变压器绕组输出的波形信号作为输入的待检测信号，通过驱动单元对波形检测电路跟随输出的检测信号进行电流放大，并用以驱动一个具有较低导通电阻的M0SFET器件，使其可在本实施例的开关电源或其他实施例的各种开关电源中替代传统的二极管进行输出整流，获得远小于传统的二极管的导通损耗，从而极大地提高了系统的整流效率。其中，波形检测电路的各结构均与上述波形检测电路实施例中所描述的一致，在此不再赘述。
[0062]通讯检波器实施例请参阅图12-13,通讯检波器包括一电阻R3以及上述波形检测电路，该电阻R3的一端连接于驱动单元的输出端，另一端连接于接地端。通过电阻R3的下拉作用，可以直接将波形检测电路的驱动单元输出的双极性电平的待检测信号检波整形为单极性电平的检测信号，其输入、输出信号的波形如图13所示。[〇〇63]该通讯检波器不仅可以确保只有双极性电平的待检测信号才能产生正确的单极性电平的检测信号，从而提高了系统的抗干扰能力，并且可以很好地应用于诸如RS232信号的长距离传输。其中，波形检测电路的各结构均与上述波形检测电路实施例中所描述的一致，在此不再赘述。
[0064] 综上所述，本发明的一种波形检测电路通过将检测三极管及输出三极管均反向连接，使得波形检测电路具有良好的匹配性及一致性，且开关速度良好，输出的检测信号可以非常好地跟随正电压值范围较大的待检测信号，不仅检测信号的波形延迟极小，可以快速地检测双极性电平信号，而且结构简单，有利于降低系统成本。此外，该波形检测电路通过设置驱动单元及电阻，使其可输出单极性电平信号，并可作为通讯检波器使用，以提高系统的抗干扰能力；通过设置驱动单元、M0SFET器件及变压器，使其可在各种开关电源中替代传统的二极管进行输出整流，以提高系统的整流效率，进而可通过M0SFET器件在较小的负电压电平范围内很好地控制开关电源的开关，而且可以保持M0SFET器件在导通后仅需极小的负电压即可维持良好的检测效果。[〇〇65] 上述内容，仅为本发明的较佳实施例，并非用于限制本发明的实施方案，本领域普通技术人员根据本发明的主要构思和精神，可以十分方便地进行相应的变通或修改，故本发明的保护范围应以权利要求书所要求的保护范围为准。
【主权项】
1.一种波形检测电路，其特征在于，包括一检测三极管、一输出三极管、一偏置单元及 一上拉单元；所述检测三极管为NPN型，所述检测三极管的集电极用于输入一待检测信号， 其基极通过所述偏置单元与一供电电源连接；所述输出三极管为反向连接，其基极与所述 检测三极管的基极连接，其集电极与接地端连接，其发射极通过所述上拉单元与所述供电 电源连接；其中，所述输出三极管的集电结的特性与所述检测三极管的集电结的特性相匹 配，所述输出三极管的发射极能够提供与所述待检测信号的波形对应的一检测信号。2.如权利要求1所述的波形检测电路，其特征在于，所述检测三极管的发射极悬空， 或，所述检测三极管的发射极与其基极连接。3.如权利要求1所述的波形检测电路，其特征在于，所述检测三极管与输出三极管的 特性参数一致。4.如权利要求1所述的波形检测电路，其特征在于，所述偏置单元为一电阻或一电流源。5.如权利要求1所述的波形检测电路，其特征在于，所述上拉单元为一电阻或一电流源。6.如权利要求1所述的波形检测电路，其特征在于，所述检测三极管的集电结的耐压 能力高于15V。7.如权利要求1所述的波形检测电路，其特征在于，所述待检测信号的峰值幅度远大 于所述检测信号的峰值幅度。8.如权利要求1所述的波形检测电路，其特征在于，还包括一驱动单元，用于对所述检 测信号进行电流放大，以驱动一外部电路。9.一种开关电源，包括一变压器及一MOSFET器件，所述MOSFET器件具有两个开关端与 一控制端，其中一个开关端连接于接地端，其特征在于，还包括如权利要求1-8任一所述的 波形检测电路，其中，所述MOSFET器件的另一个开关端连接于所述检测三极管的集电极与 所述变压器的副边绕组之间，所述控制端受控于所述检测信号。10.—种通讯检波器，其特征在于，包括如权利要求1-8任一所述的波形检测电路，还 包括一电阻，所述电阻连接于所述驱动单元的输出端与接地端之间。
【文档编号】H02M3/335GK105988035SQ201510089792
【公开日】2016年10月5日
【申请日】2015年2月27日
【发明人】郑凌波, 林新春
【申请人】上海宣研电子科技有限公司