一种减小示波器观测死区的电路及方法
【专利摘要】本发明公开了一种减小示波器观测死区的电路及方法，属于示波器测试技术领域。其解决了现有示波器荧光显示中CPU需要消耗大量的时间读取波形位图送显，影响示波器的等效刷新率，造成较大的观测死区的不足。该减小示波器观测死区的电路，包括荧光处理单元、位图存储器、CPU和FPGA，荧光处理单元的输出端连接位图存储器，位图存储器与CPU均连接FPGA，FPGA中设计了位图读控制器、视频合成器和荧光显示控制器，位图读控制器流出的波形位图视频流流向视频合成器，视频合成器流出的视频流流向荧光显示控制器，荧光显示控制器连接显示器。
【专利说明】
一种减小示波器观测死区的电路及方法
技术领域
[0001]本发明属于示波器测试技术领域，具体涉及一种减小示波器观测死区的电路及方法。
【背景技术】
[0002]数字示波器的一个波形捕获周期如图1所示，主要由采样捕获、固定死区、波形处理、波形送显等部分组成，除了采样捕获外其余都是死区，死区是不能消除的，只能减小。
[0003]随着信号复杂性、偶发性的增加，如何使用示波器快速有效地对信号进行测试成为迫切需要解决的问题，因此产生了数字荧光示波器，它的好处是可以在定时采集阀门内提高波形刷新率，从而减小示波器的观测死区。
[0004]数字荧光示波器的一个波形捕获周期如图2所示，主要由多个采样捕获、固定死区、波形处理、波形送显等组成。从图1和图2中可以看出数字荧光示波器是通过连续采集多个波形来提高波形捕获率的。
[0005]目前的荧光显示方案如图3所示，主要由荧光处理模块、位图RAM、CPU、及IXD组成，ADC采集到的数据送入专用集成电路或FPGA中进行荧光处理，形成的波形位图存储到位图RAM中，CPU读取位图RAM中的波形位图数据送显。
[0006]目前的荧光显示的缺点是CPU需要消耗大量的时间读取波形位图送显，影响了示波器的等效刷新率，造成较大的观测死区。
【发明内容】
[0007]本发明的目的是针对现有示波器的荧光显示中CPU需要消耗大量的时间读取波形位图送显，影响示波器的等效刷新率，造成较大的观测死区的不足，提出了一种通过各级电路设计使视频流经硬件处理后直接输送给显示器，提高波形刷新率，减小观测死区，减少CPU的工作量的一种减小示波器观测死区的电路及方法。
[0008]本发明具体采用如下技术方案:
[0009]—种减小示波器观测死区的电路，包括荧光处理单元、位图存储器、CPU和FPGA，所述荧光处理单元的输出端连接位图存储器，所述位图存储器与CPU均连接FPGA，所述FPGA中设计了位图读控制器、视频合成器和荧光显示控制器，位图读控制器流出的波形位图视频流流向视频合成器，视频合成器流出的视频流流向荧光显示控制器，荧光显示控制器连接显示器。
[0010]优选地，所述位图存储器通过位图读控制线与位图读控制器相互连接。
[0011 ]优选地，所述CPU中的CPU视频流流向视频合成器。
[0012]优选地，所述视频合成器中包括第一颜色配置电路、第二颜色配置电路、亮度等级处理电路和颜色层次划分电路，其中亮度等级处理电路的信号流入第二颜色配置电路，第一颜色配置电路与第二颜色配置电路的信号均流入颜色层次划分电路。
[0013]优选地，所述荧光显示控制器包括颜色优化电路、显示器帧同步发生电路、显示器行同步发生电路、显示器数据使能发生电路和显示器扫描时钟发生电路，其中，颜色优化电路、显示器帧同步发生电路、显示器行同步发生电路、显示器数据使能发生电路和显示器扫描时钟发生电路并行产生信号。
[0014]—种减小示波器观测死区的方法，采用如上所述的减小示波器观测死区的电路，具体包括以下步骤:
[0015]步骤一，荧光处理单元对输入的数据进行荧光处理，处理完毕后输送至位图存储器中存储；
[0016]步骤二，在位图读控制器的控制下，读出位图存储器中的数据，并输送至视频合成器；
[0017]步骤三，视频合成器将CPU产生的CPU视频流和位图视频流合成在一起，并进行配色、分层处理;处理完毕后送入荧光显示控制器；
[0018]步骤四，视频流在荧光显示控制器中首先进入颜色优化电路进行优化，然后在显示器帧同步发生电路、显示器行同步发生电路、显示器数据使能发生电路和显示器扫描时钟发生电路的控制下进入显示器进行显示。
[0019]优选地，所述步骤四中，如果显示结束，重新进入步骤一，如果显示未结束，进入步骤四。
[0020]本发明具有的有益效果是:通过FPGA设计位图读控制器、视频合成器和荧光显示控制器来提高波形捕获率减小观测死区，使波形位图到送显的时间大大减少，提高了波形的等效刷新率，减小了观测死区；大大减小的CPU的工作量，也减小了软件的工作量。
【附图说明】
[0021]图1为数字示波器的一个波形捕获周期；
[0022]图2为数字荧光示波器的一个波形捕获周期；
[0023]图3为目前的荧光显示原理框图；
[0024]图4为本发明提出的荧光显示原理框图；
[0025]图5为基于位图读控制器、视频流合成器和荧光显示控制器的荧光显示流程；
[0026]图6为位图控制器原理框图；
[0027]图7为视频合成器原理框图；
[0028]图8为荧光显示控制器原理框图。
【具体实施方式】
[0029]下面结合附图和具体实施例对本发明的【具体实施方式】做进一步说明:
[0030]如图4-图5所示，一种减小示波器观测死区的电路，包括荧光处理单元、位图存储器、CHJ和FPGA，荧光处理单元的输出端连接位图存储器，位图存储器与CHJ均连接FPGA，FPGA中设计了位图读控制器、视频合成器和荧光显示控制器，位图读控制器流出的波形位图视频流流向视频合成器，视频合成器流出的视频流流向荧光显示控制器，荧光显示控制器连接显示器，显示器可以采用IXD。其中，FPGA为现场可编程门阵列。
[0031]位图存储器通过位图读控制线与位图读控制器相互连接。CPU中的CPU视频流流向视频合成器。
[0032]如图6所示，荧光处理定时结束后，地址发生电路按照波形位图存储RAM和波形在显示器中的显示区域之间的映射关系依次产生读地址，一路读地址送入位图存储器当成读地址，另一路经过延迟电路后当成位图存储器的写地址；从位图存储器读出的数据一路形成波形位图视频流，另一路经过荧光亮度/余晖控制电路后重新写回位图存储器。荧光亮度/余晖控制电路主要完成荧光亮度的设置及余晖显示控制。
[0033]如图7所示，视频合成器中包括第一颜色配置电路、第二颜色配置电路、亮度等级处理电路和颜色层次划分电路，其中亮度等级处理电路的信号流入第二颜色配置电路，第一颜色配置电路与第二颜色配置电路的信号均流入颜色层次划分电路。视频合成器的原理为:第一颜色配置电路对CPU送来的视频流进行配置，如对网格、菜单、光标等软件显示的部分进行着色;第二颜色配置电路根据通道的不同把波形分别配置成相应的颜色;亮度等级处理电路对每个像素点上累计的波形次数进行亮度等级划分;颜色层次划分电路把软件送显的内容和波形送显的内容进行分层，一般把波形置于显示的最上层。
[0034]如图8所示，荧光显示控制器包括颜色优化电路、显示器帧同步发生电路、显示器行同步发生电路、显示器数据使能发生电路和显示器扫描时钟发生电路，其中，颜色优化电路、显示器帧同步发生电路、显示器行同步发生电路、显示器数据使能发生电路和显示器扫描时钟发生电路并行产生信号。
[0035]荧光显示控制器的原理为:显示器扫描时钟发生电路在FPGA内部产生LCD需要的扫描时钟，该时钟同时作为位图读控制器的读时钟和视频合成器的时钟。显示器数据使能发生电路产生LCD数据扫描使能信号，当该信号为高电平时颜色优化电路产生的Reg、GreeruBlue颜色数据线输出到IXD显示，显示器行同步发生电路产生LCD扫描所需的行同步信号(Hsync)，显示器帧同步发生电路产生IXD扫描所需的帧同步信号(Vsync)。颜色优化电路根据LCD的颜色数据线的位宽对来自视频合成器的RGB数据位宽进行优化取舍，然后送入IXD进行显示。
[0036]—种减小示波器观测死区的方法，采用如上所述的减小示波器观测死区的电路，具体包括以下步骤:
[0037]步骤一，荧光处理单元对输入的数据进行荧光处理，处理完毕后输送至位图存储器中存储；
[0038]步骤二，在位图读控制器的控制下，读出位图存储器中的数据，并输送至视频合成器；
[0039]步骤三，视频合成器将CPU产生的CPU视频流和位图视频流合成在一起，并进行配色、分层处理;处理完毕后送入荧光显示控制器；
[0040]步骤四，视频流在荧光显示控制器中首先进入颜色优化电路进行优化，然后在显示器帧同步发生电路、显示器行同步发生电路、显示器数据使能发生电路和显示器扫描时钟发生电路的控制下进入显示器进行显示。
[0041 ] 步骤四中，如果显示结束，重新进入步骤一，如果显示未结束，进入步骤四。
[0042]当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。
【主权项】
1.一种减小示波器观测死区的电路，其特征在于，包括荧光处理单元、位图存储器、CPU和FPGA，所述荧光处理单元的输出端连接位图存储器，位图存储器与CPU均连接FPGA，所述FPGA中设计了位图读控制器、视频合成器和荧光显示控制器，位图读控制器流出的波形位图视频流流向视频合成器，视频合成器流出的视频流流向荧光显示控制器，荧光显示控制器连接显示器。2.如权利要求1所述的一种减小示波器观测死区的电路，其特征在于，所述位图存储器通过位图读控制线与位图读控制器相互连接。3.如权利要求1所述的一种减小示波器观测死区的电路，其特征在于，所述CPU中的CPU视频流流向视频合成器。4.如权利要求1所述的一种减小示波器观测死区的电路，其特征在于，所述视频合成器中包括第一颜色配置电路、第二颜色配置电路、亮度等级处理电路和颜色层次划分电路，其中亮度等级处理电路的信号流入第二颜色配置电路，第一颜色配置电路与第二颜色配置电路的信号均流入颜色层次划分电路。5.如权利要求1所述的一种减小示波器观测死区的电路，其特征在于，所述荧光显示控制器包括颜色优化电路、显示器帧同步发生电路、显示器行同步发生电路、显示器数据使能发生电路和显示器扫描时钟发生电路，其中，颜色优化电路、显示器帧同步发生电路、显示器行同步发生电路、显示器数据使能发生电路和显示器扫描时钟发生电路并行产生信号。6.—种减小示波器观测死区的方法，采用权利要求1-5任意一项所述的减小示波器观测死区的电路，其特征在于，具体包括以下步骤: 步骤一，荧光处理单元对输入的数据进行荧光处理，处理完毕后输送至位图存储器中存储； 步骤二，在位图读控制器的控制下，读出位图存储器中的数据，并输送至视频合成器； 步骤三，视频合成器将CPU产生的CPU视频流和位图视频流合成在一起，并进行配色、分层处理;处理完毕后送入荧光显示控制器； 步骤四，视频流在荧光显示控制器中首先进入颜色优化电路进行优化，然后在显示器帧同步发生电路、显示器行同步发生电路、显示器数据使能发生电路和显示器扫描时钟发生电路的控制下进入显示器进行显示。7.如权利要求6所述的一种减小示波器观测死区的方法，其特征在于，所述步骤四中，如果显示结束，重新进入步骤一，如果显示未结束，进入步骤四。
【文档编号】G01R13/02GK106018911SQ201610327637
【公开日】2016年10月12日
【申请日】2016年5月16日
【发明人】邵成华, 王励, 杨江涛, 吴恒奎
【申请人】中国电子科技集团公司第四十研究所, 中国电子科技集团公司第四十一研究所