一种新型低成本高精度数字频率计的制作方法
【专利摘要】本发明公开了一种新型低成本高精度数字频率计，它涉及数字频率计技术领域。它是基于FPGA的数字频率计，前端信号输入调理采用宽带放大器AD8099对微弱信号进行放大，经过高速比较器TLV3501整形后变成大小，波形都适合FPGA直接处理的信号；STM32单片机与FPGA之间依照时序的变化传送控制、状态，数据信息，CPU从FPGA读取计数值，根据按键选择模块的设定，确定要测量的信号参数类型，再经过进一步运算处理，输出到OLED显示。本发明有益效果为：它测量频率的方法采用等精度测量法，相比直接测频法和测周法其精度更高，测量范围更广，能够满足1Hz到100MHz频率范围的要求，精度也高于0.01％，整个系统实时性好、灵活性高、功耗小、成本低。
【专利说明】
一种新型低成本高精度数字频率计
技术领域
[0001]本发明涉及数字频率计技术领域，具体涉及一种新型低成本高精度数字频率计。
【背景技术】
[0002]频率计主要由如下三部分组成:信号整形、信号参数测量、单片机控制及显示。其中，信号参数测量又可细分为频率/周期测量、时间间隔测量、占空比测量等模块。
[0003]目前，现有技术中常用信号放大整形模块，一种是采用分立元件实现前置放大整形功能，用两只三极管对信号放大后送入反相器整形，通过仿真发现当被测信号幅度较小，频率较高时所得到的波形品质较差，而频率超过50MHz时输出信号完全无法满足要求。另夕卜，此方案需要大量采用分立元件，系统设计复杂，调试困难，尤其是增益的定量调节很难，而且稳定性差，容易自激震荡也是该电路另外一个缺点；另一种采用AD811同比例放大电路放大小信号，大信号直接输入比较器，由于AD811带宽积太小放大高频信号的时候衰减严重。
[0004]同时，现有技术中也常用频率/周期测量模块，一种为时间门限测量法，包括直接频率测量和直接周期测量，测频法在频率较低时误差较大，而测周法在频率较高时误差较大;另一种是组合法，此种方案实施较麻烦，且测量精度不易提到很高。
[0005]最后，现有单片机控制及显示模块存在以下几点不足，STC89C52功耗较高，I/O口资源有限，处理速度较慢，液晶12864存在寿命短、屏幕尺寸较小等。
【发明内容】
[0006]本发明的目的在于针对现有技术的缺陷和不足，提供一种结构简单、设计合理、使用方便的新型低成本高精度数字频率计，它测量频率的方法采用等精度测量法，相比直接测频法和测周法其精度更高，测量范围更广，能够满足IHz到I OOMHz频率范围的要求，精度也高于0.01%，整个系统实时性好、灵活性高、功耗小。
[0007]为了解决【背景技术】所存在的问题，本发明采用的技术方案为:它包括信号整形模块、信号参数测量模块、单片机控制及显示模块;所述的信号参数测量模块又可细分为频率/周期测量、时间间隔测量、占空比测量模块。
[0008]所述信号整形模块采用AD8099同比例放大电路、迟滞比较器、输入输出阻抗匹配，这种放大电路的输出信号杂波较多，放大器的输出信号波形较粗，适当调节迟滞比较器的门限电压可以有效抑制杂波对后级比较器的影响，这样输入信号为方波时信号的频率以及有效值的范围都比较宽，输入信号为正弦波时也能满足要求。
[0009]所述频率/周期测量模块采用等精度测量方法，两组计数器在相同的时间门限内同时计数，当闸门信号有效且待测信号的上升沿到来时开始计数，当闸门门限的下降沿到来，只有在待测信号的一个周期结束时两组计数器才停止计数。
[0010]所述单片机控制及显示模块采用STM32单片机，32位Cortex-M3CPU，显示模块采用OLED0
[0011]前端信号输入调理电路采用宽带放大器AD8099对微弱信号进行放大，经过高速比较器TLV3501整形后变成大小、波形都适合FPGA直接处理的信号；STM32单片机与FPGA之间依照时序的变化传送控制状态、数据信息，CPU从FPGA读取计数值，根据按键选择模块的设定，确定要测量的信号参数类型，包括频率/周期、时间间隔、占空比等，再经过进一步运算处理，输出到OLED显示。
[0012]采用上述结构后，本发明有益效果为:它测量频率的方法采用等精度测量法，相比直接测频法和测周法其精度更高，测量范围更广，能够满足IHz到10MHz频率范围的要求，精度也高于0.01%,整个系统实时性好、灵活性高、功耗小。
【附图说明】
[0013]图1为本发明的系统总体框图；
[0014]图2为本发明的信号整形框图；
[0015]图3为本发明的信号测量框图；
[0016]图4为本发明的单片机控制及显示框图。
【具体实施方式】
[0017]下面结合附图，对本发明作进一步的说明。
[0018]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及【具体实施方式】，对本发明进行进一步详细说明。应当理解，此处所描述的【具体实施方式】仅用以解释本发明，并不用于限定本发明。
[0019]如图1-图4所示，本【具体实施方式】采用如下技术方案:它包括信号整形模块、信号参数测量模块、单片机控制及显示模块;所述的信号参数测量模块又可细分为频率/周期测量、时间间隔测量、占空比测量模块。
[0020]所述信号整形模块采用AD8099同比例放大电路、迟滞比较器、输入输出阻抗匹配，这种放大电路的输出信号杂波较多，放大器的输出信号波形较粗，适当调节迟滞比较器的门限电压可以有效抑制杂波对后级比较器的影响，这样输入信号为方波时信号的频率以及有效值的范围都比较宽，输入信号为正弦波时也能满足要求。
[0021]所述频率/周期测量模块采用等精度测量方法，两组计数器在相同的时间门限内同时计数，当闸门信号有效且待测信号的上升沿到来时开始计数，当闸门门限的下降沿到来，只有在待测信号的一个周期结束时两组计数器才停止计数。这样克服了待测信号的脉冲周期不完整的问题，其误差只由标准频率信号产生，与待测量信号的频率无关，最大误差为正负一个标准频率周期，而标准信号采用的是10MHz，对应精度达到10—7，完全能够达到要求精度。
[0022]所述单片机控制及显示模块采用STM32单片机，32位Cortex-M3CPU，其具有低功耗模式，处理速度较快，I/o 口较多，可方便实现与FPGA及外设的通信；显示模块采用OLED，其厚度，重量都要优于LED，且视角范围大，发光效率高，能耗低，与此同时，LED相比较OLED而言还存在的缺点有色彩纯度不够、寿命较短、屏幕尺寸较小等。
[0023]信号频率/周期测量:无论被测信号是正弦波还是方波，经过整形电路后都变成可供FPGA直接处理的方波，运用方案论证中提及的等精度测量法，可获得要求的I?10MHz信号的频率/周期，选用1MHz方波作为标准信号，可使测量精度大大提高。
[0024]同频率方波时间间隔测量:经过处理进入FPGA的同频方波信号，当其频率较低时，将两路同频且存在时间间隔的方波进行异或运算，得到一个矩形波。为了提高测量精度，可比较一个周期内矩形波高电平和低电平持续时间，以对持续时间长的进行计时所得结果为准，则同频信号时间间隔为计数值对应时间或者周期与对应时间的差;但若信号频率很高继续采用此方案，尤其是矩形波占空比接近50%时，由于间隔时间内基准信号计数个数很少，且计数产生的±1误差是客观存在的，所以想要达到要求的精度就得不断提高标准信号的频率。
[0025]作为基准信号的方波要求之一即为稳定且波形规整，与此同时频率愈高愈好。由于FPGA产生的方波最高频率为400MHz，考虑测量误差最大的情况，即矩形波占空比为50%时，想要达到I %的准确度，则在矩形波一个周期内基准信号的个数应不小于200，此时得出矩形波的最大频率为2MHz，相应地，所测同频率方波的最大频率为IMHz，也就是说，当被测信号的频率小于IMHz时，采用上述方案完全可以满足精度要求。
[0026]当被测信号的频率大于IMHz时，为了保证测量准确度，可对异或所得矩形波1000分频，分频后所得一个周期内高电平的部分作为门控信号，用两个计数器分别对门控信号有效情况下包含的矩形波中高电平和低电平，对应基准方波的个数计数，以持续时间长的为准计算时间。由于在每个矩形波周期内计数个数都存在± I的误差，在极端情况下，总计数个数误差为± 1000，此时测量精度和不分频是相同的，但出现这种情况的概率极小，而当矩形波每个周期计数产生的± I误差由于符号相反得以部分相互抵消时，测量精度即可得到相应提高，譬如，若总计数个数误差为200，那么分频后的测量精度即5倍于不分频情况，值得注意的是，误差为200的概率远大于误差为1000。
[0027]提高仪器灵敏度措施:采用等精度测量法，计数时原本被测信号个数的±1误差化为基准信号±1误差;前置放大整形电路运放两端都加了耦合电容，在整个系统上尽量消除电源和环境等因素造成的噪声干扰；电路采用PCB板，且芯片多为贴片封装，降低了走线时引入的干扰;挑选性能优良的比较器，运放芯片等，减小非人为因素造成的误差；引入被测信号时，采用同轴电缆和BNC接头，减小信号衰减。
[0028]本发明基于FPGA的数字频率计，利用Verilog硬件描述语言设计实现了频率计内部功能模块，在软件平台Quartus上完成逻辑仿真。前端信号输入调理采用宽带放大器AD8099对微弱信号进行放大，经过高速比较器TLV3501整形后变成大小、波形都适合FPGA直接处理的信号；STM32单片机与FPGA之间依照时序的变化传送控制状态、数据信息，CHJ从FPGA读取计数值，根据按键选择模块的设定，确定要测量的信号参数类型，包括频率/周期、时间间隔、占空比等，再经过进一步运算处理，输出到OLED显示。
[0029]本【具体实施方式】测量频率的方法采用等精度测量法，相比直接测频法和测周法其精度更高，测量范围更广，能够满足IHz到10MHz频率范围的要求，精度也高于0.0I %，整个系统实时性好、灵活性高、功耗小、成本低。
[0030]以上所述，仅用以说明本发明的技术方案而非限制，本领域普通技术人员对本发明的技术方案所做的其它修改或者等同替换，只要不脱离本发明技术方案的精神和范围，均应涵盖在本发明的权利要求范围当中。
【主权项】
1.一种新型低成本高精度数字频率计，其特征在于包括信号整形模块、信号参数测量模块、单片机控制及显示模块;所述的信号参数测量模块又可细分为频率/周期测量、时间间隔测量、占空比测量模块;所述信号整形模块采用AD8099同比例放大电路、迟滞比较器、输入输出阻抗匹配;所述频率/周期测量模块采用等精度测量方法，两组计数器在相同的时间门限内同时计数，当闸门信号有效且待测信号的上升沿到来时开始计数，当闸门门限的下降沿到来，只有在待测信号的一个周期结束时两组计数器才停止计数;所述单片机控制及显示模块采用STM32单片机，32位Cortex-M3CPU，显示模块采用OLED。2.根据权利要求1所述的一种新型低成本高精度数字频率计，其特征在于前端信号输入调理采用宽带放大器AD8099对微弱信号进行放大，经过高速比较器TLV3501整形后变成大小、波形都适合FPGA直接处理的信号；STM32单片机与FPGA之间依照时序的变化传送控制状态、数据信息，CPU从FPGA读取计数值，根据按键选择模块的设定，确定要测量的信号参数类型，包括频率/周期、时间间隔、占空比等，再经过进一步运算处理，输出到OLED显示。
【文档编号】G01R23/10GK106093568SQ201610629578
【公开日】2016年11月9日
【申请日】2016年8月3日 公开号201610629578.2, CN 106093568 A, CN 106093568A, CN 201610629578, CN-A-106093568, CN106093568 A, CN106093568A, CN201610629578, CN201610629578.2
【发明人】付明, 王丽芳
【申请人】安徽财经大学